-
ADL5243: 100 MHz～4000 MHz RF/IF デジタル制御VGA (Rev. A)1/18/2012PDF750 kB
製品概要
機能と利点
- 動作周波数：100MHz～4,000MHz
- シリアルとパラレル・インターフェースを持ったデジタル制御のVGA
- 6ビット、0.5dBのデジタル・ステップ減衰回路
- ±0.25dBのステップ精度を持った31.5dBゲイン制御範囲
- ゲイン・ブロック、DSAまたは¼Wドライバのいずれでも先頭に配置可能
- DSAとゲイン・ブロックを集積したADL5240の仲間製品
- ゲイン・ブロック・アンプ1の仕様、
ゲイン：19.2dB＠2140MHz、
OIP3：40.2dBm＠2140MHz、
P1dB：19.8dBm＠2140MHz、
ノイズ指数：2.9dB＠2140MHz - ¼Wドライバ・アンプ2、
ゲイン：14.2dB＠2140MHz、
OIP3：41.1dBm＠2140MHz、
P1dB：26.0dBm＠2140MHz、
ノイズ指数：3.7dB＠2140MHz - 低い静止時電流：175mA
製品概要
ADL5243は、高性能、デジタル制御の可変ゲインアンプ（VGA）で、100MHz～4,000MHzで動作します。このVGAは、2つの高性能アンプとデジタル・ステップ減衰器（DSA）を集積しています。アンプ1（AMP1）は内部的にマッチングされた20dBゲインを持つゲイン・ブロック・アンプで、アンプ2（AMP2）は広帯域¼Wのドライバ・アンプです。DSAは、31.5dBのゲイン制御範囲、0.5dBステップ、±0.25dBのステップ精度、を持ち、6ビットで制御されます。DSAの減衰器は、シリアルまたはパラレル・インターフェースを使うことで制御することができます。
ゲイン・ブロックとDSAは、これらの入力と出力において内部的に50Ωでマッチングが取られており、全て3つの内部デバイスは別々にバイアスされています。別々のバイアスにため、ADL5243の全てあるいは一部を使うことができ、設計を通して容易に再利用することの手助けとなります。ADL5243のピン配置は、ゲイン・ブロック、DSAおよび¼Wのドライバ・アンプは、どれでも先頭に配置することが可能となっており、シグナル・チェーンにおける最大の柔軟性を持つVGAとなっています。
ADL5243は175mAの電流を消費し、4.75V～5.25Vの単電源範囲で動作します。このVGAは、熱効率のよい、5mm×5mm、32ピンLFCSPパッケージを採用しており、－40℃～＋85℃での動作が仕様規定されています。完全実装された評価用ボードも用意されています。
アプリケーション
- ワイヤレス・インフラストラクチャ
- 自動テスト装置
- RF / IF用ゲイン ブロック
製品ライフサイクル
最終販売
このファミリーの全製品について製造中止が予定されています。製品の最終購入をご検討の場合は、弊社営業担当、あるいは販売代理店にお問い合わせください。また、「製造中止情報」 をご覧いただき、最終受注期限および最終引き受け納期をご確認ください。
評価キット (1)
参考資料
-
RF/マイクロ波/ミリ波IC セレクション・ガイド11/2/2022PDF7 M
-
マルチバンド基地局とマイクロ波ポイントtoポイント無線向け高性能RF ICを発表9/20/2019
-
RFトランシーバ設計において性能を高める差動インターフェース7/1/2011 アナログ・ダイアログ
ソフトウェア & システム
ツールおよびシミュレーション
Sys-Parameters
Sys-Parameter Models for Keysight Genesys
Sys-Parameter models contain behavioral parameters, such as P1dB, IP3, gain, noise figure and return loss, which describe nonlinear and linear characteristics of a device.
S-Parameters
ZIP
ADL5243 S-Parameters
178 kB
設計ツール
ADIsimRF
アナログ・デバイセズのADIsimRF設計ツールは、カスケード・ゲインやノイズ指数、IP3、P1dB、総合消費電力などRFシグナル・チェーン内の最も重要なパラメータの計算を行います。
ADIsimPLL™
アナログ・デバイセズの新しい高性能PLL製品を迅速かつ確実に評価できるツールです。現在利用できるツールの中で、最も総合的なPLLシンセサイザーの設計／シミュレーション・ツールです。実施されるシミュレーションには、主要な非線形効果が含まれており、これはPLLの性能に大きく影響を及ぼします。ADIsimPLLによって、設計プロセスの繰り返し作業が1つ以上排除されるため、設計から製品の市場投入までの期間が大幅に短縮することができます。
