AD4880

新規設計に推奨

Dual Channel 20-Bit, 40 MSPS, SAR ADC with Analog Front End

利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

Viewing:

製品情報

  • Integrated fully differential ADC drivers
    • Wide input common-mode voltage range
    • High common-mode rejection
    • Single-ended to differential conversion
  • Gain options include: 1.03, 1.25, 1.53, 2.03, 2.74, 4.11, and 5.77
    • Integrated gain-setting resistors
  • High performance
    • 20-bit resolution, no missing codes
    • Throughput: 40MSPS per channel
    • Conversion latency: 46.25 ns
    • INL: ±7.5ppm (typical), ±12ppm (maximum)
    • SNR/THD
      • 92.6dBFS (typical)/−107.6dBc (typical) at fIN = 1 kHz
      • 91.2dBFS (typical)/−108.0dBc (typical) at fIN = 500 kHz
    • Noise spectral density: −160.9dBFS/Hz
  • Low power
    • 120.5mW per channel typical at 40 MSPS
  • Integrated, low-drift reference buffers and decoupling
  • Integrated VCM generation
  • Digital features and data interface
    • Conversion result FIFO, 16K samples per channel
    • Digital averaging filter with up to 210 decimation
  • SPI configuration per channel
  • Configurable data interface per channel
    • Single lane, DDR, serial LVDS, 800 MBPS per lane
    • Dual lane, DDR, serial LVDS, 400 MBPS per lane
    • Single/quad lane SPI data interface
  • Package
    • 196-ball, 10 mm x 10 mm CSP_BGA, 0.65 mm pitch
    • Integrated supply decoupling capacitors
  • Operating temperature range: −40°C to +85°C

20-bit, successive approximation register (SAR) analog-to-digital converter (ADC) with integrated fully-differential drivers (FDA) and gain-setting resistors. The two channels can be sampled either simultaneously or independently, which offers flexibility for a wide range of applications.

The integration of the ADC drivers, low drift reference buffers, low dropout (LDO) regulators along with all critical decoupling capacitors greatly simplifies analog front-end design challenges. Specified performance is easier to achieve, which requires a simpler and more compact printed circuit board (PCB) layout.

Optimized for input signals up to 1MHz, the AD4880 delivers low noise and exceptional linearity at remarkably low power consumption, which makes it ideal for many precision data acquisition systems.

Anti-aliasing filter requirements can be relaxed by taking advantage of the high sample rate to oversample, then apply integrated digital filtering and decimation to reduce noise and deliver an increase in dynamic range for applications where ultra-low latency is not required.

The AD4880 features a SAR architecture that results in a conversion latency of just 46.25ns. Therefore, it is a good fit for wide bandwidth applications that have multiplexed input signals, applications that require extremely low latency, or both. Such high throughput and low-latency applications can benefit from the two independent, multilane low-voltage differential signaling (LVDS) interfaces. Alternatively, the load on the digital host can be eased by storing the captured data in the on-chip, 16k samples per channel, first in, first out (FIFO) memory, then asynchronously accessing it via the serial-peripheral interface (SPI) data interfaces.

APPLICATIONS

  • Digital imaging
  • Cell analysis
  • Spectroscopy
  • High speed data acquisition
  • Digital control loops, hardware in the loop
  • Power quality analysis
  • Source measurement units
  • Nondestructive test

AD4880
Dual Channel 20-Bit, 40 MSPS, SAR ADC with Analog Front End
AD4880 Functional Block Diagram AD4880 Pin Configuration AD4880 Chip Illustration
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア/ドライバが見つかりませんか?

ドライバ/ソフトウェアをリクエスト

ツールおよびシミュレーション

LTspice


下記製品はLTspiceで使用することが出来ます。:

  • AD4880
LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 


評価用キット

eval board
EVAL-AD4880

Evaluating the AD4880, Dual-Channel 20-Bit, 40MSPS, SAR ADC with Analog Front End

機能と利点

  • Fully-featured evaluation board for the AD4880
  • Analysis | Control | Evaluation (ACE) Software plug-in available for device configuration, data capture, and performance evaluation
  • Flexible analog front end
  • On-board power solution and precision reference
  • On-board clock generation circuitry with sampling frequency control via the ACE Software
  • FMC compatible

製品詳細

The EVAL-AD4880-FMCZ evaluation board is designed to demonstrate the performance of the AD4880 dual channel ADC with integrated analog front end (AFE) and provide access to a limited set of features from the chip in the ACE Software environment. The EVAL-AD4880-FMCZ evaluation kit supports the following AD4880 features:

  • Low-voltage digital signaling (LVDS) data output interface.
  • Analog-to-digital converter (ADC) configuration via serial peripheral interface (SPI).
  • Internal or external generation of 1.1V regulated supply rails.
  • Sampling rate capability between 1.25MSPS and 40MSPS.

The EVAL-AD4880-FMCZ evaluation board is designed for use with the Digilent ZedBoard via the field programmable gate array (FPGA) mezzanine card (FMC) connector. The ZedBoard uses a Xilinx Zynq7000 system on chip (SoC) that runs Analog Devices Kuiper Linux and LIBIIO included on the SD card supplied in the evaluation board kit to facilitate communication with the EVALAD4880- FMCZ, enabling ADC configuration and data capture. The ZedBoard also provides the communication link to the host PC and the ACE Software plug-in.

Full specifications on the AD4880 are available in the AD4880 data sheet available from Analog Devices, Inc., and must be consulted with this user guide when using the EVAL-AD4880-FMCZ evaluation board.

For the current schematics, layouts, and bill of materials, refer to the EVAL-AD4880-FMCZ product page.

EVAL-AD4880
Evaluating the AD4880, Dual-Channel 20-Bit, 40MSPS, SAR ADC with Analog Front End
EVAL-AD4880 Evaluation Board Angle View EVAL-AD4880 Evaluation Board Top View EVAL-AD4880 Evaluation Board Bottom View

最新のディスカッション

AD4880に関するディスカッションはまだありません。意見を投稿しますか?

EngineerZone®でディスカッションを始める

最近表示した製品