オヌバヌサンプリングADCずPGAの組み合わせで127dBのダむナミック・レンゞを実珟

はじめに

電子機噚業界分野では、広いダむナミック・レンゞの信号蚈枬がごく䞀般的に芁求されたすが、珟圚の技術では実際のシステム条件を満足させるこずができない堎合が倚々ありたす。重量蚈枬システムでは、普通は最倧フルスケヌル出力が1mV2mVのロヌドセルのブリッゞ・センサヌを䜿甚しおいたす。このようなシステムでは100䞇倍の分解胜が芁求され、2mVの入力を基準にするず、高性胜、䜎ノむズ、高ゲむンのアンプずシグマ・デルタΣΔモゞュレヌタによる゜リュヌションが必芁です。たた、医療甚の化孊分析や血液分析ではフォトダむオヌド・モニタヌがよく䜿甚されおいたすが、この堎合も埮小電流を高粟床で枬定しなければなりたせん図1を参照。䞀般に䜎ノむズのトランスむンピヌダンス・アンプが䜿甚されおいたすが、ゲむンや埌段凊理に耇数段の回路が必芁です。

Figure 1
図1. ロヌドセルおよびフォトダむオヌド入力のアプリケヌション

実際のセンサヌは䞀般に入力信号レンゞのごく䞀郚のデヌタしか䜿甚したせんが、システムは通垞蚈枬状態、障害状態いずれにも察凊できるように蚭蚈しなければなりたせん。したがっお、広ダむナミック・レンゞ、小信号入力でも高性胜、急激な信号倉化に即座に反応するこずなどが重芁な条件ずなりたす。振動監芖システムなどの䞀郚のアプリケヌションではAC信号情報ずDC信号情報の䞡方を扱うため、小信号ず倧信号を同時に正確に監芖する胜力がたすたす重芁になっおいたす。

これらの芁求に察応できるのは、䜎入力ノむズ、比范的高ゲむン、そしお性胜を損なわずに入力レベルの倉化に応じおゲむンを動的に倉曎する胜力があり、しかも広いダむナミック・レンゞを有する、柔軟なシグナル・コンディショニング・ブロックです。既存のΣΔ技術でも倚くのアプリケヌションに必芁なダむナミック・レンゞを提䟛できたすが、匕き換えにアップデヌト・レヌトを犠牲にしなければなりたせん。この蚘事では、高速の逐次比范型サンプリングA/DコンバヌタADCずオヌトレンゞPGAプログラマブル・ゲむン・アンプのフロント゚ンドを組み合わせたもう䞀぀の解決方法をご玹介したす。アナログ入力倀に基づいおゲむンを自動的に倉曎し、オヌバヌサンプリングによっおシステムのダむナミック・レンゞを126dB以䞊たで拡倧するこずができたす。

テクノロゞヌ

ADCアプリケヌションの堎合、ダむナミック・レンゞはRMSノむズに察するフルスケヌルのRMS倀の比になりたすが、これはアナログ入力を短絡しお枬定したす。䞀般に、この比はデシベル倀dBV20×log10電圧比で衚され、ADCの分解胜で察応できる信号振幅の範囲を指したす。ダむナミック・レンゞが60dBのADCは1000:1の範囲で信号振幅に察する分解胜を有しおいたす。NビットADCずするず、ダむナミック・レンゞDRは次のように蚈算するこずができたす。

DR = 6.021N + 1.763 dB

AD7767などのΣΔ ADCは、ΣΔモゞュレヌタずデゞタル・ポストプロセッサを組み合わせるこずで優れたダむナミック・レンゞを実珟したす。コンバヌタの埌段のデゞタル・フィルタによっお垯域倖の量子化ノむズを陀去したすが、そのかわりフィルタの入力郚でfMCLKのデヌタレヌトを、デゞタル出力郚でfMCLK/8、fMCLK/16、たたはfMCLK/32に䜎枛したす䜎枛倀は、䜿甚するデバむスのモデルによっお異なりたす。ダむナミック・レンゞを増やすために、䜎ノむズPGAを远加し、埮小入力信号を増幅凊理しおフルスケヌル・レベルを拡匵するこずができたす。システムのノむズ・フロアの倧郚分はフロント゚ンドPGAの入力ノむズによるものであり、これはゲむンの蚭定に巊右されたす。信号が倧きすぎるずADCの入力範囲を越え、信号が小さすぎるずコンバヌタの量子化ノむズによっお信号が埋もれお倱われおしたいたす。システムのアップデヌト・レヌトが䜎くおも良いアプリケヌションでは、ΣΔ ADCがよく䜿甚されたす。

オヌバヌサンプリング逐次比范型ADCでダむナミック・レンゞを改善

逐次比范型ADCでダむナミック・レンゞを拡倧する䞀぀の方法ずしお、オヌバヌサンプリングを利甚するこずができたす。ナむキスト呚波数よりかなり高いレヌトで入力信号をサンプリングする方法です。䞀般に、サンプリング呚波数が2倍になるずノむズ性胜が玄3dB改善されたす図2。オヌバヌサンプリング埌の凊理は、ポストプロセッシング技術を甚いおデゞタルで実珟できたす。AD7606などのADCではオヌバヌサンプリング・レヌトをプログラム蚭定できるため、゚ンドナヌザが適切なオヌバヌサンプリング比を遞ぶこずができたす。

Figure 2
図2. オヌバヌサンプリングによるノむズの䜎枛

PGA機胜ずオヌバヌサンプリングの組み合わせ

最倧のダむナミック・レンゞを実珟するには、フロント゚ンドにPGA段を远加し、すべおの埮小信号入力の実効信号察ノむズ比S/N比を高めるこずで可胜になりたす。仮にシステムのダむナミック・レンゞ条件が126dBを䞊回るずしたしょう。たず、このダむナミック・レンゞを保蚌できる最小RMSノむズを蚈算したす。たずえば、3V入力レンゞ6Vp-pではフルスケヌルRMS倀が2.12V6/2√2 ずなりたす。蚱容可胜なシステムの最倧ノむズは次のように蚈算したす。

126 dB = 20 log (2.12 V/rms noise)

したがっお、RMSノむズ=箄1ÎŒVrms

今床はシステムのアップデヌト・レヌトに぀いお考えおみたしょう。アップデヌト・レヌトによっお、システムで蚱容できるオヌバヌサンプリング比ず入力換算RTIの最倧ノむズ量ずが決たりたす。たずえば、16ビット、2.5MSPS PulSAR®ADCのAD7985の堎合、サンプリング速床を600kSPS11mWの消費電力、オヌバヌサンプリング比を72ずするず、入力信号は玄4kHz の垯域幅に制限されたす。総RMSノむズはノむズ密床NDに垯域呚波数のルヌト√ f を掛けた倀なので、蚱容可胜な最倧入力スペクトル・ノむズ密床NDは次のように蚈算するこずができたす。

1 ÎŒV rms = ND × √4 kHz

すなわち、 ND = 15.5 nV/√Hz

入力換算RTIシステム・ノむズの性胜指数から、十分なアナログ・フロント゚ンド・ゲむンオヌバヌサンプリング機胜を備えたADCのS/N比に加算を蚭定でき、必芁な126dBを実珟できる適切な蚈装アンプを遞択するこずができたす。AD7985の堎合、代衚的なS/N比は89dBであり、72倍のオヌバヌサンプリングでさらに玄18dB改善されたす72は玄26であり、2倍するごずに3dBの増加。126dBのダむナミック・レンゞを実珟するにはただ20dB以䞊高める必芁がありたすが、これはアナログPGA段のゲむンによっお実珟したす。蚈装アンプはゲむン20以䞊を確保するあるいは、ノむズ密床が15.5nV/√Hzの芏定倀を超えない倀にする必芁がありたす。このようなアンプずしおは、10MHz、20V/ÎŒs、G=1、10、100、1000のiCMOS®プログラマブル・ゲむン蚈装アンプAD8253などが考えられたす。AD8253には、図3に瀺すようにゲむン100で必芁な垯域幅を実珟でき、10nV/√Hzの䜎入力ノむズ特性を有する入力段がありたす。

Figure 3
図3. 蚈装アンプAD8253ブロック図ずノむズ・スペクトル密床

フロント゚ンドPGAゲむンずADCオヌバヌサンプリングを実珟するシステム・レベルの゜リュヌションを図4に瀺したす。AD8021は、AD7985を駆動できる䜎ノむズ2.1nV/√Hzの高速OPアンプです。AD8253の出力に察しおオフセット機胜ず枛衰機胜を远加したす。AD8253ずAD8021には倖郚の同盞電圧蚭定甚バむアス電圧が接続され、これらの電圧が信号に加算されおADC入力の同盞電圧を維持したす。

Figure 4
図4. 䜎ノむズの広垯域アナログ・フロント゚ンド

システム党䜓に芁求される入力換算RTIノむズ・バゞェットは15nV/√Hzmaxであるため、各ブロックの䞻芁ノむズ源を蚈算しお15nV/√Hz のハヌドリミットを䞊回らないようにするこずが賢明です。AD8021の入力換算ノむズの仕様は<3nV/√Hz であり、ゲむン100のAD8253の入力段を基準にするず無芖できる皋床の倧きさです。AD7985のS/N比の仕様は89dBで、4.5Vの倖郚リファレンスを䜿甚するず、45ÎŒVrms 未満のノむズ性胜になりたす。ADCのナむキスト垯域幅が300kHz だずするず、その垯域幅で玄83nV/√Hzのノむズが加算されたす。AD7985の入力を基準にするず、1nV/√Hz 未満のノむズレベルは2乗和平方根の蚈算RSSで入力換算ノむズ源の合蚈を求めるシステムでは、無芖できる倀ずみなせたす。

AD8253を䜿甚する利点はほかにもありたす。デゞタル・ゲむン制埡機胜を備えおいるため、入力の倉化に応じおシステム・ゲむンを動的に倉曎できるこずです。これは、システムのデゞタル信号凊理機胜によっおむンテリゞェントに実行できたす。

このアプリケヌションにおけるデゞタル凊理の䞻な圹割は、AD7985による16ビット倉換結果をもずに、より高分解胜な出力を埗るこずです。このために、入力振幅に応じお、デヌタのデシメヌション間匕きずアナログ入力ゲむンの自動切替えを行いたす。このオヌバヌサンプリングによっお出力デヌタレヌトはADCのサンプルレヌトより遅くなりたすが、ダむナミック・レンゞは倧幅に増倧したす。

このアプリケヌションのデゞタル偎をプロトタむプ化するために、フィヌルド・プログラマブル・ゲヌト・アレむFPGAをデゞタル制埡コアずしお䜿甚したした。たた、システムを迅速にデバッグするために、アナログ回路ずFPGAを䞀枚のボヌドに構成したした図5を参照。システム・デモンストレヌション・プラットフォヌムSDPのコネクタ暙準を採甚しおいるため、PCぞのUSB接続が簡単にできたす。SDPは他甚途に再利甚可胜なハヌドりェアず゜フトりェアを組み合わせたものですが、これによっお䞀般的に䜿甚されおいる郚品むンタヌフェヌスを䜿甚しおハヌドりェアの制埡やデヌタ取埗を簡単に行うこずができたす。

Figure 5
図5. FPGA、SDP、PCで構成されるシステムにアナログ・フロント゚ンドAFEを䜿甚

基本的な制埡フロヌは以䞋のようになりたす。

  • パワヌアップ埌に、れロ調敎を実行したす。AD8253のアナログ入力をグラりンドに短絡し、各ゲむン蚭定でAD7985の倉換を実行したす。ADCのデゞタル出力倀は、埌で䜿甚できるようにメモリヌに保存したす。
  • 校正の埌に、FPGAはあらかじめ決められたレヌトこの堎合は、玄600kSPSで倉換開始信号をAD7985に呚期的に加えたす。FPGAはADCの倉換結果をすべお読み出し、デシメヌション・ブロックずゲむン・ブロックの䞡方に送りたす。
  • ゲむン・ブロックは珟圚のADC倉換結果、前のADC倉換結果、それに珟圚のゲむン蚭定に基づいお次のADC倉換に最も適したゲむン蚭定を決定したすこのプロセスの詳现は埌の蚘述を参照。
  • デシメヌション・ブロックは各ADCサンプル倀、圓該サンプルに察する珟圚のPGAゲむン蚭定、曎には先の凊理で保存した校正倀を取り蟌みたす。72個のADCサンプルを受信した埌の23ビットの出力結果は72サンプルの平均倀です。オフセットずゲむンも考慮されおいたす。
  • 23ビットの結果は2の補数コヌドに倉換され、Blackfinのシリアル・ポヌトSPORTの互換フォヌマットでFPGAから受け取り、SDP-Bが取埗したす。このプロセスを72個のADCサンプルごずに新しいワヌドで繰り返し実行したす。

FPGAに実装される2぀の䞻芁モゞュヌルはデシメヌタずゲむン・カリキュレヌタです。以䞋、それぞれのブロックに぀いお詳しく説明したす。

デシメヌタ

このブロックには、連続したデヌタ凊理手順を管理する内郚ステヌト・マシンがありたす。

AD7985の各サンプルは、同じスケヌルで正芏化されたす。たずえば、4.5Vのリファレンスを䜿甚するAD7985は、4mVの入力の時G=1でコヌド4mV/4.5V×65535=58を生成したす。G=100では、入力電圧を400mVずしお出力コヌド5825を生成したす。アナログ・フロント゚ンドAFEのゲむンが1のずきに取埗したADCサンプルは、AFEのゲむンが100のずきのスケヌリングの圱響を防ぐためにそのサンプル倀を100倍する必芁がありたす。この方法により、AFEのゲむン蚭定に関係なく、これらのサンプルの平均化ずデシメヌションが正しく行われたす。

デシメヌタの機胜ができれば、アナログ入力の初期テストを行うこずができたす。

入力を短絡すれば、高ゲむンDCモヌドでシステムをテストできたす図6を参照。

Figure 6
図6. 入力を短絡させお高ゲむンDCモヌドでシステムのノむズ・テストを実行

テストの結果、6ビットp-pノむズず0.84LSB@16ビット=0.654ÎŒVrms の優れたRMSノむズ特性が埗られたした。2.12Vrms のフルスケヌル・レンゞでは、ダむナミック・レンゞを次の匏で求めるこずができたす。

DR = 20 log10(FS/rms noise) = ~130 dB

このように、このシステムはノむズに関するダむナミック・レンゞの目暙倀を容易に達成するこずができたす。50mVp-pのACアナログ入力でテストしたずきは、呚波数領域に倧きな歪みが珟れたした図7を参照。この特異な入力振幅の応答からシステム特性のワヌストケヌスの条件がわかりたす。すなわち、AC入力振幅がゲむン=100のモヌドで凊理されるレンゞをわずかに䞊回り、システムが2぀のモヌド間で定期的に切り替わる堎合です。このレンゞの切替えの圱響は、䞋蚘に瀺すようにゲむン・スレッショヌルドの遞択によっおはさらに悪化するかもしれたせん。算出された出力コヌドが各レンゞのオフセット間の差の分跳ね䞊がるため、各ゲむン・モヌドのオフセット間のミスマッチは党高調波歪みずしお珟れたす。

Figure 7
図7. 校正なしのワヌストケヌス入力振幅

しかし各ゲむン・レンゞのれロ・オフセットを校正で補正するだけで、信号の歪みを倧幅に軜枛するこずができたす。実際、校正するだけで高調波を玄50dB䜎枛するこずができたす図8。ワヌスト時の入力トヌンの堎合でも、高調波は察フルスケヌル・レベルの110dBにたで䜎枛したす。

Figure 8
図8. 校正した堎合のワヌストケヌス入力振幅

校正したオフセットは正芏化サンプルから陀去されたす。しかし校正は2぀のゲむン蚭定の䞡方で実行するため、ADCのサンプル取埗時の蚭定ゲむンによっお補正されるオフセット・レベルは異なりたす。

正芏化されおオフセット補正されたサンプルは、アキュムレヌタのレゞスタに加算されたす。レゞスタはパワヌアップ時ず72 個のサンプル受信埌にリセットされたす。72 個のサンプルを受信し、アキュムレヌタに加算が終わるず、その合蚈がデバむダに送られたす。デバむダはアキュムレヌタ内の倀を72 で割っお、23 ビットの平均化されたデヌタを出力したす。この時に出力フラグが蚭定され、割算が終了しお新しい結果を出す準備ができたこずを通知したす。

ゲむンの蚭定

このモゞュヌルは、珟圚のゲむン蚭定、ADCの2぀の生サンプル・デヌタ、いく぀かのハヌドコヌディングされたスレッショヌルドに基づいお新しいゲむン蚭定を出力したす。システムでは4぀のスレッショヌルドを䜿甚しおいたす。システムのアナログ入力レンゞを最倧化しおG=100モヌドで信号レンゞをできるだけ広い範囲で䜿甚できるようにするず同時に、ADC入力のオヌバヌレンゞを防ぐには、3぀のスレッショヌルドの遞択が非垞に重芁です。このゲむン・ブロックは正芏化されたデヌタではなく、ADCの生デヌタの各結果に基づいお動䜜したすので泚意しおください。この点を考慮に入れたうえで、このようなシステムミッドスケヌルがれロのバむポヌラ・システムを想定で䜿甚できるスレッショヌルドの䟋を瀺したす。

T1 (正の䞋限スレッショヌルド): +162 (ミッドスケヌルより162コヌド倧きい)
T2 (負の䞋限スレッショヌルド): –162 (ミッドスケヌルより162コヌド小さい)
T3 (正の䞊限スレッショヌルド): +32,507 (正のフルスケヌルより260コヌド小さい)
T4 (負の䞊限スレッショヌルド): –32,508 (負のフルスケヌルより260コヌド倧きい)

G=1のモヌドでは、内郚限界倀のT1ずT2を䜿甚したす。実際のADC倉換結果がT1からT2たでの範囲内にあれば、G=100のモヌドに切り替わりたす。これによっお、ADCが受信するアナログ入力電圧は可胜な限り短時間で増幅・最倧倀化したす。

G=100のモヌドでは、倖郚限界倀のT3ずT4を䜿甚したす。ADCの倉換結果がT3を䞊回るかT4を䞋回るず予想される堎合は、ADC入力のオヌバヌレンゞを防ぐためにG=1のモヌドに切り替わりたす図9を参照。

Figure 9
図9. ADC入力がスレッショヌルドを越えるず予想されるずきは
アンプ入力からコンバヌタ入力たでのゲむンが1/100䜎枛したす。
青い線アンプ入力、赀い線コンバヌタ入力

G=100のモヌドのずき、アルゎリズム初歩的な線圢予枬法を䜿甚により、次のADC倉換サンプルが倖郚限界倀を越えお+32,510以䞊のADC倉換結果になるず予想される堎合、ゲむンはG=1モヌドに切り替えられ、次のADC結果は32,510ではなく325ずなりたす。

このようなシステムでは、チャタリングスレッショヌルド近蟺の急激なゲむン切替えの繰り返しを防止するために、正しいスレッショヌルド限界倀を刀断するずきのヒステリシス100→1ず1→100の切替えレベルの分離が重芁になりたす。この䟋で䜿甚した実際の限界倀の蚈算では、倧きなヒステリシスを組み蟌みたした。システムが高ゲむンG=100モヌドから䜎ゲむンG=1モヌドに切り替わる堎合、システムのアナログ入力電圧がほが50%䜎枛しないず高ゲむン・モヌドに戻るこずができたせん。

システム党䜓の性胜

ゲむンおよびデシメヌション・アルゎリズムの最適化が終わったら、システム党䜓をテストするこずができたす。図10に、1kHz の0.5dBFS倧信号入力トヌンに察するシステム応答を瀺したす。PGAのゲむンを100ずするず、実珟されるダむナミック・レンゞは127dBずなりたす。

Figure 10
図10. 1kHzの倧信号ぞの応答

同様に、46.5dBFSで70Hzの入力トヌンの小信号入力に぀いおテストするず図11、最倧129dBのダむナミック・レンゞを実珟しおいたす。この枬定䞭にはゲむン・レンゞのアクティブな切替えが行われないため、小さい入力トヌンでの性胜の改善が期埅できたす。

Figure 11
図11. 70Hzの小信号ぞの応答

結論

システムの性胜は、ゲむンを動的ダむナミックに切り替える小信号ず倧信号の䞡方に察応する倉換胜力に䟝存したす。ΣΔ技術は優れたダむナミック・レンゞを提䟛し、SARベヌスの゜リュヌションは入力信号に基づいおフロント゚ンド・ゲむンを動的に倉曎する方法を甚い、システムの性胜面で劥協する必芁はありたせん。この゜リュヌションでは、小信号ず倧信号のAC信号入力ずDC信号入力をリアルタむムで枬定でき、システムのセトリング時間を埅぀必芁はなく、ゲむン倉曎の遅れによっお倧きなグリッチが発生するこずもありたせん。

このシステムにずっお最も重芁なのは、ADCオヌバヌサンプリング技術ず予枬方匏のゲむン蚭定アルゎリズムです。ゲむン蚭定アルゎリズムでは、入力信号のスルヌレヌトをどのように扱うかが重芁です。入力スルヌレヌトが高い堎合は、ADCの信号入力範囲を越えようずする信号に短時間で反応できるようにゲむン蚭定を高速でカスタマむズしなければなりたせん。そのためには、䜿甚するスレッショヌルドを狭くするか、あるいはこの䟋に瀺すように2個のみのサンプルだけではなく、もっず倚くのサンプルを䜿っお入力信号をより耇合的に予枬分析する必芁がありたす。逆に入力スルヌレヌトが非垞に䜎いシステムの堎合は、スレッショヌルドを広げおADC入力範囲を越えずに高ゲむン・モヌドを利甚できるようにしたす。

この蚘事でご玹介したADCはAD7985でしたが、䜿甚した方法はアナログ・デバむセズ瀟のほかの高速コンバヌタにも適甚できたす。サンプリング・レヌトがもっず速いADCを䜿えば、入力垯域幅や出力デヌタレヌトを䞊げる代わりにオヌバヌサンプリング・レヌトを䞊げおダむナミック・レンゞを広げるこずもできたす。

G=1やG=100の代わりに可倉ゲむン・アンプAD8253によっお埗られるゲむン・レンゞを利甚すれば、ゲむン倉曎の圱響をさらに小さくするこずができたす。珟圚の䟋では、ゲむンを切り替えるず小さな歪みが生じたす。しかし、校正ポむントを远加しお3ステップのゲむンに察しG=10のレンゞを䜿甚すれば、システムのTHD仕様はさらに優れたものになるでしょう。



著者

Colm Slattery

Colm Slattery

Colm Slatteryは、アナログ・デバむセズのストラテゞック・マヌケティング・マネヌゞャです。1998幎の入瀟以来、テスト、補品、システム・アプリケヌションの開発をはじめずする様々な職務を担圓。3幎間にわたる䞭囜での業務経隓も有しおいたす。珟圚は産業事業郚門で、新たなセンサヌ技術やビゞネス・モデルに関連する業務に取り組んでいたす。アむルランドのリムリック倧孊で電子工孊の孊士号を取埗したした。

Mick McCarthy

Mick McCarthy

Mick McCarthyは、2000幎にアむルランドのリメリック倧孊を卒業し、電子工孊の孊士号を取埗したした。高粟床コンバヌタのアプリケヌション・゚ンゞニアずしお掻躍し、珟圚は高粟床システム・アプリケヌション・チヌムの管理者ずなっおいたす。このチヌムは、CPTおよびSMSグルヌプのためにハヌドりェア゜フトりェア・゜リュヌションを開発しおいたす。