HMC987
最終販売3.3V低ノイズ1:9ファンアウト・バッファ、DC～8GHz
- 製品モデル
- 2
- 1Ku当たりの価格
- 価格は未定
製品情報
- 超低ノイズフロア：−166 dBc/Hz @ 2GHz
- LVPECL、LVDS、CML、CMOS対応の入力
- 最大8個の差動LVPECL出力、または16個のシングルエンドLVPECL出力
- 電力調整式のCML/RF出力×1
- シリアルまたはパラレル制御のハードウェア・チップイネーブル
- パワーダウン電流 < 1μA
- 32ピン5×5mm SMTパッケージ：25mm2
HMC987LP5E 1～9ファンアウト・バッファは低ノイズ・クロックの分配用の製品です。100ps未満の立上がり／立下がり時間でほぼ矩形波の出力を生成します。HMC987LP5Eは、その低スキュー低ジッタ出力と短い立上がり／立下がり時間により、ミキサ、ADC/DAC、SERDESなどの下流側回路における低ノイズのスイッチング制御を実現します。クロック・ネットワークの帯域幅が矩形波スイッチングが可能なほど広い場合、こうしたアプリケーションではノイズフロアが特に重要になります。2GHzでドライブした場合のHMC987LP5Eの出力ノイズフロアは−166dBc/Hzです。これは0.6asec/rtHzのジッタ密度に相当し、8 GHz帯域幅では50 fsになります。
入力段は、ACまたはDC結合、さまざまな信号フォーマット（CML、LVDS、LVPECL、CMOS）でシングルエンドまたは差動のドライブが可能です。入力インピーダンスの調整もできます。出力はLVPECL×8とCML×1で、スイング／パワーは3 dBステップで調整可能です。
個々の出力段は、必要に応じ、ハードウェア制御ピンまたはシリアルポート・インターフェースによる制御でイネーブルまたはディスエーブルにできるため、省電力が可能です。
アプリケーション
- SONET、ファイバ・チャンネル、GigEクロック分配
- ADC/DACクロック分配
- 低スキュー、低ジッタのクロックまたはデータ・ファンアウト
- 無線／有線通信
- レベル変換
- 高性能の計測
- 画像診断
- シングルエンドから差動への変換
ドキュメント
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| HMC987LP5E | 32-Lead QFN (5mm x 5mm w/ EP) | ||
| HMC987LP5ETR | 32-Lead QFN (5mm x 5mm w/ EP) |
| 製品モデル | 製品ライフサイクル | PCN |
|---|---|---|
|
7 28, 2022 - 22_0023 Product Discontinuance for Select Analog Devices Parts (ADFXXXX, HMCXXX) |
||
| HMC987LP5E | ||
| HMC987LP5ETR | ||
これは最新改訂バージョンのデータシートです。