MAX9316A

1:5差分(LV)PECL/(LV)ECL/HSTL时钟和数据驱动器

1:5差分(LV) PECL/(LV) ECL/HSTL时钟、数据驱动器,用于时钟与数据分配

产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

概述

  • 1.5GHz时保证400mV差分输出
  • 可选择的单端或差分输入
  • 130ps (最大)部件至部件扭曲(+25°C)
  • 20ps输出至输出扭曲
  • 365ps传输延迟
  • 同步输出使能/禁止
  • 用于单端输入时的片上基准电压
  • 输入开路时,输入偏置至低
  • 引脚兼容于MC100EL14

MAX9316A是一种低扭曲、1:5差分驱动器,设计应用于时钟和数据分配。该器件允许在两路输入之间选择:一路差分输入和一路单端输入,所选中的输入再生5路差分输出。差分输入经过调整后,可以允许单端输入,只需将片上VBB电源接到一个输入端作为参考电压即可。

MAX9316A低输出至输出扭曲(20ps)的特点,尤其适合于通过背板或电路板上的时钟和数据分配。在与差分HSTL和(LV)PECL信号接口时,这些器件工作在3.0V至5.5V的电源范围,能够实现在3.3V或5.0V标称电源的系统中,进行高性能的时钟或数据分配。与差分(LV)ECL接口时,这些器件工作在-3.0V至-5.5V的电源范围。

MAX9316A提供20引脚宽体SO封装。

应用

  • 自动测试设备(ATE)
  • 局端背板时钟分配
  • 数据和时钟驱动器与缓冲器
  • DSLAM背板
  • 低抖动数据中继器
  • 精密时钟分配
  • 无线基站

MAX9316A
1:5差分(LV)PECL/(LV)ECL/HSTL时钟和数据驱动器
MAX9316A:典型应用电路
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

硬件生态系统

部分模型 产品周期 描述
扇出缓冲器和分路器 8
MAX9315 量产 1:5差分LVPECL/LVECL/HSTL时钟和数据驱动器
MAX9316 1:5差分LVPECL/LVECL/HSTL时钟和数据驱动器
MAX9311 量产 1:10差分LVPECL/LVECL/HSTL时钟和数据驱动器
MAX9313 1:10差分LVPECL/LVECL/HSTL时钟和数据驱动器
MAX9312 量产 双路、1:5差分LVPECL/LVECL/HSTL时钟和数据驱动器
MAX9314 双路、1:5差分LVPECL/LVECL/HSTL时钟和数据驱动器
MAX9325 2:8差分LVPECL/LVECL/HSTL时钟和数据驱动器
MAX9326 1:9差分LVPECL/LVECL/HSTL时钟和数据驱动器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

最新评论

需要发起讨论吗? 没有关于 MAX9316A的相关讨论?是否需要发起讨论?

在EngineerZone®上发起讨论

近期浏览