MAX9160

LVDS或LVTTL/LVCMOS输入至14路LVTTL/LVCMOS输出的时钟驱动器

数据手册 (Rev. 0)
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

产品详情

  • LVDS或LVTTL/LVCMOS输入选择
  • 在输入开路，无驱动短路或无驱动并联终端匹配时，LVDS输入的安全失效电路设置输出为高
  • 两个输出区间，分别带有区间使能端
  • 适合于60Ω线路的集成输出串联终端匹配
  • 200ps (最大)输出到输出扭曲
  • ±100ps (最大)峰峰值加性输出抖动
  • 125MHz时，42%至58%的输出占空比
  • 保证125MHz工作频率
  • VCC = 0V或开路时(可热插拔)，LVDS输入为高阻
  • 28引脚底盘裸露或非裸露的TSSOP或32引脚QFN封装
  • -40°C至+85°C工作温度
  • 3.0V至3.6V电源电压
    • MAX9160
    LVDS或LVTTL/LVCMOS输入至14路LVTTL/LVCMOS输出的时钟驱动器
    MAX9160：典型工作电路
    添加至 myAnalog

    将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

    创建新项目
    提问

    参考资料

    数据手册 2

    可靠性数据 1

    了解更多
    添加至 myAnalog

    将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

    创建新项目

    硬件生态系统

    部分模型 产品周期 描述
    产品 2
    MAX9313
    		1:10差分LVPECL/LVECL/HSTL时钟和数据驱动器
    MAX9314
    		双路、1:5差分LVPECL/LVECL/HSTL时钟和数据驱动器
    电平转换器 2
    MAX9311
    		量产 1:10差分LVPECL/LVECL/HSTL时钟和数据驱动器
    MAX9312
    		量产 双路、1:5差分LVPECL/LVECL/HSTL时钟和数据驱动器
    Modal heading
    添加至 myAnalog

    将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

    创建新项目

    最新评论

    需要发起讨论吗？ 没有关于 max9160的相关讨论？是否需要发起讨论？

    在EngineerZone®上发起讨论

    近期浏览