概览
优势和特点
- 无缝群集最多支持6个SHARC
- 2维和3维阵列链路端口
- 分布式总线仲裁
- 统一的存储器空间
- 每个链路端口提供最高80MB/s I/O速率
- 320 MB/s外部端口
- 硬件支持令牌
产品详情
ADSP-21160M DSP是一款SHARC处理器，专门针对电话、医疗成像、雷达/声纳电子、通信、3D图形和成像等应用而进行了优化。ADSP-21160M采用一种单指令多数据(SIMD)架构。
利用2个计算单元（ALU，柱式移位器，MAC，寄存器文件），ADSP-21160M在一系列DSP算法的性能表现比ADSP-2106x高出5倍。该器件与广受欢迎的ADI第一代ADSP-2106x SHARC DSP代码兼容。与其他SHARC一样，ADSP-21160M是一款针对高性能DSP应用而优化过的32位处理器。ADSP-21160M包括一个可以处理32位定点和（32位、40位）浮点数据类型的80 MHz内核、一个双端口4 Mb片内SRAM、一个支持多处理的集成I/O处理器以及旨在消除I/O瓶颈的多个内部总线。
ADSP-21160M专门针对多处理拓扑结构而优化；SHARC通过链路端口或外部端口可以支持多处理。以下示意图显示了群集和链路端口多处理。通过外部端口，最多可以将6个21160M连接在一起，无需添加任何支持逻辑。该共享总线的仲裁集成于芯片上。群集中的每个SHARC都可以访问每个SHARC的内部存储器。通过外部端口连接，还可以共享可选的外部存储器。
6个链路端口则为无缝连接多处理系统提供了另一种方式。链路和群集可以同时使用，借助两种外设，可以开发出拥有数百个SHARC DSP的系统。
提高速度、减小尺寸
ADSP-21160M采用27mm x 27mm 400引脚PBGA（塑封球栅阵列）封装，比同性能处理器小40%。
提高单位功率的处理效率
21160M不但尺寸小、性能强，而且功耗低，使每瓦特MFLOPS达到新的水平。ADSP-21160M的典型功耗为2 w，使每瓦特性能达240 MFLOPS。使设计师可以在不超过PCI 25 w功耗上限的情况下，在PCI卡上使用多个处理器。利用8个21160M DSP，每个提供480 MFLOPS性能，标准PCI卡设计可以获得3.84 GFLOPS的性能，并为其他电路留出9 w的功率。
ADSP-21160M支持数百种现成的第三方软硬件产品和功能强大的ADI VisualDSP++开发系统，全面支持快速、简单的开发、调试和部署。
产品分类
产品生命周期
量产
该产品系列中至少有一个型号已量产并可供采购。该产品适合用于新设计，但也可能有更新的替代产品。
评估套件 (1)
参考资料
-
EE-112: Class Implementation in Analog C++11/14/2016
-
EE-356: Emulator and Evaluation Hardware Troubleshooting Guide for CCES Users (Rev. 2)2/14/2015
-
• EE-356: Associated Files
ZIP -
EE-332: 周期计数与分析 (Rev. 0)8/19/2009
-
• EE-332: Code example (Rev 2, 03/2008)
ZIP -
EE-328: 将ADSP-2106x/2116x 的设计移植到ADSP-2126x/2136x/ 2137x SHARC®处理器系统 (Rev. 1)6/8/2009
-
EE-305: 基于SHARC®处理器的系统设计与调试 (Rev. A)6/8/2009
-
EE-340: SHARC®处理器和Blackfin®处理器的SPI 连接 (Rev. 1)5/11/2009
-
• EE-340: Code example (Rev 1, 07/2008)
ZIP -
EE-175: 仿真器与EZ-KIT Lite®评估系统问题解决指南 (Rev. 10)5/11/2009
-
• EE-175: RMA forms (Rev 10, 11/2007)
ZIP -
EE-68: JTAG 仿真技术参考 (Rev. 10)5/11/2009
-
EE-323: Implementing Dynamically Loaded Software Modules (Rev. 1)3/8/2008
-
• EE-323: Associated Code
ZIP -
EE-330: Windows Vista Compatibility in VisualDSP++ 5.0 Development Tools (Rev. 1)8/31/2007
-
EE-56: Tips and Tricks on SHARC® EPROM and Host Boot Loader (Rev. 3)3/7/2007
-
EE-84: External Port DMA Modes of Operation for SHARC Processors (Rev. 2)3/2/2007
-
• EE-84: Code Example (Rev 2, 2/2007)
ZIP -
EE-223: In-Circuit Flash Programming on SHARC® Processors (Rev. 2)2/23/2007
-
• EE-223: Code Example (Rev 2, 02/2007)
ZIP -
EE-253: Power Bypass Decoupling of SHARC® Processors (Rev. 1)12/5/2006
-
EE-284: Implementing Overlays on ADSP-21160 SHARC® Processors (Rev. 1)3/20/2006
-
• EE-284: Software Code
ZIP -
EE-270: Extended-Precision Fixed-Point Arithmetic on SIMD SHARC® Processors (Rev. 1)7/8/2005
-
• EE-270 Software Code
ZIP -
EE-267: Implementing In-Place FFTs on SISD and SIMD SHARC® Processors (Rev. 1)4/4/2005
-
• EE-267 Software Code
ZIP -
EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev. 1)2/15/2005
-
EE-202: Using the Expert Linker for Multiprocessor LDFs (Rev. 3)9/15/2004
-
• EE-202 Software Code
ZIP -
EE-241: SHARC® DSPs to TigerSHARC® Processors Code Porting Guide (Rev. 1)7/19/2004
-
• EE-241 Software Code
ZIP -
EE-195: Moving from the ADSP-21160M SHARC® DSP to the ADSP-21160N SHARC DSP9/10/2003
-
EE-191: Implementing a Glueless UART Using The SHARC® DSP SPORTs5/21/2003
-
• EE-191 Software Code
ZIP -
EE-177: SHARC® SPI Slave Booting (Rev. 3)5/2/2003
-
• EE-177: Code Example (Rev 3, 01/2007)
ZIP -
EE-141: Benchmarking C Code on the ADSP-2106x and the ADSP-2116x Family of DSPs12/16/2002
-
EE-148: Introduction to SHARC® Multiprocessor Systems using VisualDSP++™9/26/2002
-
• EE-148 Software Code
ZIP -
EE-160: Examining ADSP-21160 Link Port Backward Compatibility to the ADSP-2106x Link Ports9/18/2002
-
• EE-160 Software Code
ZIP -
EE-140: Using the ADSP-21160 Serial Ports in Multi-channel Mode9/18/2002
-
EE-134: Writing C Compatible Assembly Code Interrupt Handlers for the SHARC® Family9/18/2002
-
EE-132: Placing C Code and Data Modules in SHARC memory using VisualDSP++™9/18/2002
-
• EE-132 Software Code
ZIP -
EE-128: DSP in C++: Calling Assembly Class Member Functions From C++9/18/2002
-
EE-106: Link Port Open Systems Interconnect Cable Standard9/17/2002
-
EE-77: SHARC Link Port Booting9/17/2002
-
EE-69: Understanding and Using Linker Description Files on SHARC Processors (Rev. 2)9/17/2002
-
• EE-69: Code Example (Rev 2, 01/2007)
ZIP -
EE-110: A Quick Primer on ELF and DWARF File Formats5/17/2000
-
EE-104: Setting Up Streams with the VisualDSP Debugger11/5/1999
-
• EE-104 Software Code
ZIP
-
SHARC Processor Family9/21/2010
软件代码及系统需求
工具及仿真模型
BSDL模型
Designing with BGA
Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages
设计资源
ADI始终把满足您可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。
| Part Number | Material Declaration | Reliability Data | Pin/Package Drawing | CAD Symbols, Footprints & 3D Models |
|---|---|---|---|---|
| ADSP-21160MKBZ-80 | 材料声明 | 质量和可靠性 | 400-Ball PBGA (27mm x 27mm) | |
| Wafer Fabrication Data |
PCN-PDN信息
Select a model from the dropdown below to subscribe to PCN/PDN notifications and view past notifications as well.
样片申请及购买
订购常见问题解答
有关在线订单、付款选项等问题的答案，请参阅我们的订购常见问题解答。
立即购买报价
(**)显示的立即购买报价和报价范围基于少量订单。
报价单
(*)所列的千片报价单仅供预算参考，指美元报价（规定订量的单价，美国离岸价），如有修改，恕不另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于指定订量报价或交货报价，请联系当地的ADI授权代理商。对于评估板和套件的报价是指单片价格。
交付周期
请参见我们的首席客户官关于交付周期的最新沟通说明。
采样
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后，所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站，请创建一个新帐户。有关此样片网站的任何问题，请联系SampleSupport@analog.com。