ADSP-21061L

不推荐用于新设计

44MHz、150 MFLOPS、3.3v浮点SHARC

数据手册 (Rev. D) 产品选型表
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

概述

  • 50MHz（指令速率：20ns）SISD SHARC内核
  • 峰值性能：150MFLOP
  • 与SHARC处理器代码兼容
  • 支持IEEE兼容32位浮点、40位浮点和32位定点数学运算
  • 1Mb片内双端口SRAM
  • 无缝连接，实现可扩展DSP多处理
  • 2个同步串行端口，具有独立的发射和接收功能
  • 6通道DMA控制器
  • 主机处理器接口

ADSP-21061L是功能强大的SHARC ®系列浮点处理器产品的最新成员。SHARC ®是具有新型功能且集成和性能水平均达到新高度的信号处理微电脑。作为ADSP-21061的低功耗(3.3 v)版本，ADSP-21061L是针对高性能DSP应用而优化的32位处理器。ADSP-21061L结合了ADSP-21000 DSP内核和双端口片内SRAM以及内置专用I/O总线的I/O处理器，构成一种完整的片上系统。

ADSP-21061L以高速、低功耗CMOS工艺制成，指令周期时间为25 ns，工作速率为40 MIPS。借助片内指令缓存，该处理器可以在单个周期内执行每条指令。

ADSP-21061L SHARC结合了高性能浮点DSP内核与集成式片内系统功能，包括1 Mb SRAM存储器、主机处理器接口、DMA控制器、串行端口和并行总线连接，全面支持无缝DSP多处理。

ADSP-21061L
44MHz、150 MFLOPS、3.3v浮点SHARC
ADSP-21061 Functional Block Diagram
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

应用笔记 38

处理器手册 2

集成电路异常 1

旧模拟器手册 2

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源

软件工具异常 1

工具及仿真模型

BSDL 模型文件 2

Designing with BGA

Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages

打开工具

IBIS 模型 1

最新评论

需要发起讨论吗？ 没有关于 ADSP-21061L的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览