AD9575

推荐新设计使用

AD9575

双路输出网络时钟发生器

推荐新设计使用

产品详情

不是您想寻找的产品？

去产品选项表

查看所有文档

提问

在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:

搜索

您可以在其他地方找到帮助

支持

ADI 一站式购物体验可以回答您的所有问题

访问 ADI 技术支持页面

在 ADI 论坛寻求帮助

在 EngineerZone 交流

FAQs

Sales & Ordering FAQs

产品模型 2

特性

完全集成的VCO/PLL内核
均方根抖动：0.39 ps（12 kHz至20 MHz，156.25 MHz）
均方根抖动：0.15 ps（1.875 MHz至20 MHz，156.25 MHz）
均方根抖动：0.40 ps（12 kHz至20 MHz，106.25 MHz）
均方根抖动：0.15 ps（637 kHz至10 MHz，106.25 MHz）

输入晶振频率：19.44 MHz、25 MHz或25.78125 MHz
针对33.33 MHz、62.5 MHz、
100 MHz, 106.25 MHz, 125 MHz, 155.52 MHz, 156.25 MHz,
159.375 MHz, 161.13 MHz, 和312.5 MHz输出，提供引脚可选的分频比
LVDS/LVPECL/LVCMOS输出格式
集成环路滤波器
4.4 mm × 5.0 mm TSSOP封装，节省空间
欲了解更多特性，请参考数据手册

更多细节

AD9575是一款高度集成的双路输出时钟发生器，包括一个针对网络定时而优化的片内PLL内核。整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列，可实现线路卡的较高性能。对相位噪声和抖动要求苛刻的其它应用也能受益于该器件。

PLL部分由低噪声鉴频鉴相器(PFD)、精密电荷泵、低相位噪声压控振荡器(VCO)和引脚可选的反馈与输出分频器组成。通过连接一个外部晶振，可以将常用的网络输出频率锁定至输入参考。输出分频比和反馈分频比可针对所要求的输出速率，通过引脚进行编程。无需外部环路滤波器，从而节省宝贵的设计时间和电路板空间。

AD9575提供16引脚、4.4 mm × 5.0 mm TSSOP封装，可以采用3.3 V单电源供电。温度范围为−40°C至+85°C。

应用

GbE/FC/SONET 线路卡、交换机和路由器
CPU/PCI-E 应用
低抖动、低相位噪声时钟产生

查看所有文档

提问

在下面提交您的问题，我们将从 ADI 的知识库中给出最佳答案:

搜索

您可以在其他地方找到帮助

支持

ADI 一站式购物体验可以回答您的所有问题

访问 ADI 技术支持页面

在 ADI 论坛寻求帮助

在 EngineerZone 交流

FAQs

Sales & Ordering FAQs

产品模型 2

参考资料

技术文档 2

AD9575: Network Clock Generator, Two Outputs Data Sheet (Rev.A) 03/02/2010

FAQ 10/25/2019

设计资源 2

ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。

产品型号	引脚/封装图-中文版	文档	CAD 符号，脚注和 3D模型
AD9575ARUZLVD	16-Lead TSSOP	HTML Material Declaration HTML Reliablity Data	Ultra Librarian SamacSys
AD9575ARUZPEC	16-Lead TSSOP	HTML Material Declaration HTML Reliablity Data	Ultra Librarian SamacSys