AD9572

推荐用于新设计

光纤通道/以太网时钟发生器IC,PLL内核,分频器,7路时钟输出

产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

概述

  • 完全集成的双VCO/PLL内核
    均方根抖动:167 fs(0.637 MHz至10 MHz,
    106.25 MHz)
    均方根抖动:178 fs(1.875 MHz至20 MHz,
    156.25 MHz)
  • 均方根抖动:418 fs(12 kHz至20 MHz,
    125 MHz输入晶振或25 MHz时钟频率)
  • 针对106.25 MHz、156.25 MHz、33.33 MHz、100 MHz、125 MHz提供预设分频比
  • 可选择LVPECL或LVDS输出格式
  • 集成环路滤波器
  • 参考时钟输出副本
  • 通过绑定引脚配置速率
  • 节省空间的6 mm × 6 mm、40引脚LFCSP封装
  • 功耗:0.71 W(LVDS工作方式)
  • 功耗:1.07 W(LVPECL工作方式)
  • 3.3 V 工作电压

AD9572是一款多输出时钟发生器,具有两个片内PLL内核,针对包括以太网接口的光纤通道线路卡应用进行了优化。整数N分频PLL设计基于ADI公司成熟的高性能、低抖动频率合成器系列,可实现网络的较高性能。这款器件也适合相位噪声和抖动要求严格的其它应用。

PLL部分由低噪声鉴频鉴相器(PFD)、精密电荷泵(CP)、低相位噪声压控振荡器(VCO)、预编程的反馈分频器和输出分频器组成。通过将一个外部晶振或参考时钟连接到REFCLK引脚,可以将最高156.25 MHz的频率锁定至输入参考。每个输出分频比和反馈分频比针对所要求的输出速率进行预编程。

第二个PLL也用作整数N分频频率合成器,并驱动两个LVPECL或LVDS输出缓冲器以支持106.25 MHz频率。无需外部环路滤波器,从而节省宝贵的设计时间和电路板空间。

AD9572提供40引脚6 mm × 6 mm、LFCSP封装,可以采用3.3 V单电源供电。温度范围为−40°C至+85°C。

应用
  • 光纤通道线路卡、交换机和路由器
  • 支持千兆以太网/PCIe
  • 低抖动、低相位噪声时钟产生
  • AD9572
    光纤通道/以太网时钟发生器IC,PLL内核,分频器,7路时钟输出
    AD9572-FBL AD9572-PC
    添加至 myAnalog

    将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

    创建新项目
    提问

    参考资料

    了解更多
    添加至 myAnalog

    Add media to the Resources section of myAnalog, to an existing project or to a new project.

    创建新项目

    软件资源

    找不到您所需的软件或驱动?

    申请驱动/软件

    工具及仿真模型


    评估套件

    EVAL-AD9572
    AD9572 评估板

    最新评论

    需要发起讨论吗? 没有关于 AD9572的相关讨论?是否需要发起讨论?

    在EngineerZone®上发起讨论

    近期浏览