概览
优势和特点
- 完全集成VCO/PLL内核
156.25 MHz时,抖动值:0.17 ps均方根值(1.875 MHz至20 MHz)
125 MHz时,抖动值:0.41 ps均方根值(12 kHz至20 MHz)
输入晶振或时钟频率:25 MHz - 针对156.25 MHz、33.33 MHz、100 MHz和125 MHz预设分频比
- 可选LVPECL或LVDS输出格式
- 集成环路滤波器
- 6路基准时钟输出
- 速率通过绑定引脚配置
- 节省空间的6 mm × 6 mm、40引脚LFCSP封装
- 功耗:0.48 W(LVDS工作模式)
- 欲了解更多特性,请参考数据手册
产品详情
AD9571具有多路输出时钟发生器功能,内置专用PLL内核,针对以太网线路卡应用进行了优化。整数N PLL设计基于ADI公司成熟的高性能、低抖动频率合成器产品系列,确保实现较高的网络性能。这款器件也适合相位噪声和抖动要求严格的其它应用。
PLL部分由低噪声鉴频鉴相器(PFD)、精密电荷泵(CP)、低相位噪声电压控制振荡器(VCO)和预编程反馈分频器与输出分频器组成。通过将外部晶振或基准时钟连接至REFCLK引脚,可将最高达156.25 MHz的频率锁定至输入基准。
每个输出分频器和反馈分频器分频比都针对要求的输出速率进行预编程。无需外部环路滤波器元件,从而节约了宝贵的设计时间和电路板空间。
AD9571提供40引脚6 mm × 6 mm引脚架构芯片级封装,采用3.3 V单电源供电。工作温度范围为−40°C至+85°C。
产品生命周期
推荐新设计使用
本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。
评估套件 (1)
参考资料
-
FAQs3/10/2020
工具及仿真模型
IBIS模型
设计资源
ADI始终把满足您可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。
Part Number | Material Declaration | Reliability Data | Pin/Package Drawing | CAD Symbols, Footprints & 3D Models |
---|---|---|---|---|
AD9571ACPZLVD | 材料声明 | 质量和可靠性 | 40-Lead LFCSP (6mm x 6mm w/ EP) | |
AD9571ACPZLVD-R7 | 材料声明 | 质量和可靠性 | 40-Lead LFCSP (6mm x 6mm w/ EP) | |
AD9571ACPZLVD-RL | 材料声明 | 质量和可靠性 | 40-Lead LFCSP (6mm x 6mm w/ EP) | |
AD9571ACPZPEC | 材料声明 | 质量和可靠性 | 40-Lead LFCSP (6mm x 6mm w/ EP) | |
AD9571ACPZPEC-R7 | 材料声明 | 质量和可靠性 | 40-Lead LFCSP (6mm x 6mm w/ EP) | |
AD9571ACPZPEC-RL | 材料声明 | 质量和可靠性 | 40-Lead LFCSP (6mm x 6mm w/ EP) | |
Wafer Fabrication Data |
PCN-PDN信息
Select a model from the dropdown below to subscribe to PCN/PDN notifications and view past notifications as well.
样片申请及购买
订购常见问题解答
有关在线订单、付款选项等问题的答案,请参阅我们的订购常见问题解答。
立即购买报价
(**)显示的立即购买报价和报价范围基于少量订单。
报价单
(*)所列的千片报价单仅供预算参考,指美元报价(规定订量的单价,美国离岸价),如有修改,恕不另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。对于指定订量报价或交货报价,请联系当地的ADI授权代理商。对于评估板和套件的报价是指单片价格。
交付周期
请参见我们的首席客户官关于交付周期的最新沟通说明。
采样
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后,所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站,请创建一个新帐户。有关此样片网站的任何问题,请联系SampleSupport@analog.com。
购买评估板
所示报价为单片价格
以上评估板报价仅供人民币结算及大陆购买使用, ADI均提供正规发票,如需美金结算及其他地区购买请直接跳转至英文页面进行购买。