AN-2548:RF 至 13 GHz 超快速建立 PLL

电路功能与优势

图 1 所示锁相环(PLL)电路采用 13 GHz 小数 N 分频频率合成器、宽带有源环路滤波器和 VCO，实现在200MHz 跳频时，5°以内的相位建立时间不到 5 µs。

该性能是利用2.4 MHz带宽的有源环路滤波器实现的。之所以能实现带宽如此宽的环路滤波器，是因为 ADF4159 鉴频鉴相器(PFD)的最大工作频率为110 MHz，运算放大器AD8065 的增益带宽积高达145 MHz。

有源滤波器中使用的运算放大器AD8065可采用24 V电源电压工作，从而控制调谐电压介于 0 V 到 18 V的大多数宽带 VCO。

电路描述

在 PLL 和 VCO 频率合成系统中，实现不到 5 μs的频率和相位建立时间需要非常宽的环路带宽。环路带宽(LBW)决定控制环路的速度。LBW 越宽，则建立时间越快，但对相位噪声和杂散信号的衰减会减弱。

在图 1 所示电路中，ADF4159 锁定 12 GHz VCO (MACOM MAOC-009269)的 RF_OUT/2 信号(~6 GHz)。具有 2 分频输出的 VCO 可用来产生高达 26 GHz的输出频率。例如，若 VCO 的主输出为 26 GHz，其 2 分频输出信号(13 GHz)可作为反馈信号送至ADF4159。

ADF4159 小数 N 分频频率合成器

 
在小数 N 分频架构 PLL 中，Σ-Δ 调制器(SDM)的噪声在 PFD 频率(f_PFD)的一半处达到峰值。例如，若小数 N 分频 PLL 的 PFD 频率为 32 MHz，未经滤波的 SDM 噪声在 16 MHz 时达到峰值。该 SDM 噪声导致环路不稳定，从而使 PLL 无法锁定。图 2 显示了这种情况的仿真相位噪声图。

ADF4159 的最大 PFD 频率为 110 MHz，这意味着未经滤波器的 SDM 噪声在 55 MHz 时达到峰值。图 3 显示了 PFD 频率为 110 MHz 的相位噪声图。SDM 噪声出现在离载波很远的频率，因此会被环路滤波器滤除。

ADF4159 具备较高的最大 PFD 频率这一点也很重要，因为 LBW 宜小于 PFD 频率的 1/10 以便确保稳定性。

ADF4159 的最大 RF 输入频率为 13 GHz。在该电路配置中，ADF4159 实际上是通过 VCO RF_OUT/2 信号驱动。这意味着，当 VCO 主输出为 12 GHz 时，ADF4159 实际上锁定 6 GHz。

该配置意味着可以使用 24 GHz VCO，从而将 12 GHz的 RF_OUT/2 信号反馈至 ADF4159。评估板的尺寸能够支持各种 32 引脚 5 mm × 5 mm LFCSP VCO。

ADF4159 内部电荷泵的电源电压为 3.3 V。然而，许多宽带 VCO 要求最高 18 V 的调谐电压。为此，必须使用有源环路滤波器。有源滤波器通过运算放大器的增益，将 ADF4159 的输出调谐电压范围放大至所需水平。更多信息请参阅本电路笔记的AD8065 部分。

ADF4159 支持可编程电荷泵电流特性。利用此特性，用户可轻松修改环路滤波器动态性能，而无需改变物理器件。在本电路中，LBW 设计为 2.4 MHz，电荷泵电流为 2.5 mA。若要降低 LBW，可以降低电荷泵电流，而无需实际改变环路滤波器元件。

采用 AD8065 构建有源滤波器

 
T运算放大器 AD8065 具有 24 V 电源电压范围、大约 145 MHz 的增益带宽积(GBP)和低噪声特性(7 nV/√Hz)。这些特性使它成为有源滤波器的理想选择。

对于大多数 PLL 应用，相位裕量建议设置为 45°至55°，以便维持稳定的环路并使建立时间最短。在有源环路滤波器中（即环路滤波器中有一个运算放大器），有一个额外的极点出现在运算放大器的单位增益频率（或增益带宽积）处。此额外极点会带来额外的相位滞后；因此，根据极点的频率，它可能会使环路变得不稳定。

GBP 与 LBW 的比值越大，相位滞后越少。例如，根据表 1 所示，GBP/LBW 比值为 10 时，相位裕量降低 5.7°。如果 GBP/LBW 比值过低，相位裕量也会变得过低，导致环路不稳定。

此电路使用 2.4 MHz LBW，因此，AD8065 145 MHz GBP 引起的相位滞后可忽略不计(GBP/LBW = 60)。

与 OP184 有源滤波器比较

 
OP184 是有源滤波器 PLL 应用常用的运算放大器。然而，OP184 的 GBP 为 4 MHz，不适合 LBW 非常宽的应用。若对相位裕量进行一些优化，则 OP184可用于宽 LBW 应用，但最终，OP184 会限制最大LBW。

有源滤波器中的运算放大器配置为反相模式，因此ADF4159 的鉴相器极性设置为负。反相配置更容易实现，因为运算放大器正输入可以偏置固定电压，它不随运算放大器输出而变化（在同相配置中则会变化）。

AD8065 还充当一个缓冲器，用以降低 VCO 输入电容的影响。对于 2.4 MHz LBW 无源滤波器，VCO输入和滤波器中最后一个电容的组合容值必须为约 1.5 pF。然而，仅仅 VCO 实测输入电容就达到52 pF。

环路滤波器电容建议使用陶瓷 C0G/NP0 电容（其放电速度比标准电容要快），以使相位建立时间最短。

对于该电路，必须运用出色的布局布线、接地和去耦技术，参见技术指南 MT-031 和 MT-101所述。

测试结果

 
此电路的实测相位噪声如图 4 所示。200 MHz 跳频的频率和相位建立时间分别如图 5 和图 6 所示。