| 快讯名称 | 内容类型 | 文件类型 |
|---|---|---|
| AD9838: 11 mW Power, 2.3 V to 5.5 V, Complete DDS Data Sheet (Rev A, 04/2011) (pdf, 707 kB) | 产品数据手册 | |
|
A Technical Tutorial on Digital Signal Synthesis
(pdf, 901 kB)
Copyright © 1999 Analog Devices, Inc. |
设计手册 | |
|
高性能时钟: 解密抖动
现在每个电子设备一般都有多个时钟,所以必须考虑到这些时钟的抖动性能。低抖动和低相位噪声的时钟对数字信号的处理是非常重要的。所谓时钟抖动是指时钟触发沿的随机误差,通常可以用两个或多个时钟周期之间的差值来量度,这个误差是由时钟发生器内部产生的。时钟的抖动将会影响到仪表的精确测量,在无线通信中将会引起更高的误码率和不良的通信质量,时钟的相位噪声也会引起数据误差和降低数据吞吐量。因此,欢迎大家和我们一起探讨亚皮秒抖动的时钟性能。在这次在线研讨会上,我们将详细探讨抖动和相位噪声的关系以及亚皮秒抖动和超低相位噪声的测量方法。这次在线研讨会还将会涵盖高性能时钟IC的应用考虑。ADI公司的新型ADIsimCLK时钟仿真工具的使用也将会在这次研讨会上作详细介绍。 |
在线研讨会 | WEBCAST |
|
Fundamentals of Frequency Synthesis, Part 2: Direct Digital Synthesis (DDS)
This month we conclude our two-part series on frequency synthesis, with an introduction to Direct Digital Synthesis. We will give a basic review of how a direct digital synthesis system works, touching on the inner workings of the DDS engine at a relatively high level. We will also discuss the tradeoffs between PLL and DDS technology as a base choice for frequency synthesis needs. |
在线研讨会 | WEBCAST |
| UG-268:评估AD9838 11 mW功耗、2.3 V至5.5 V、75 MHz完整DDS (pdf, 682 kB) | 用户指导 | |
| ADI推出AD9838 AD9837直接数字频率合成IC节省功耗和尺寸 (28 四月 2011) | 新闻发布 | HTML |
| 即使在低功耗条件下也可实现峰值性能,这正是越来越多的工程师选择ADI数据转换器的原因 | 解决方案通报 | HTML |
| RAQs index | 非常见问题解答 | HTML |
| 术语表 | 专业词汇表 | HTML |
| 快讯名称 | 内容类型 | 文件类型 |
|---|---|---|
| AD9838 FMC-SDP Interposer & Evaluation Board / Xilinx KC705 Reference Design | FPGA HDL | HTML |
| BeMicro FPGA Project for AD9838 with Nios driver | FPGA HDL | HTML |
| AD9838 - Microcontroller No-OS Driver | 设备驱动 | HTML |
| AD9834 IIO Direct Digital Synthesis Linux Driver | 设备驱动 | HTML |
原理图符号和PCB封装— Analog Devices offers Symbols & Footprints which are compatible with a large set of today’s CAD systems for broader and easier support.
样片申请及购买这里所列出的美国报价单仅供预算参考,指美元报价(规定订量的每片美元,美国离岸价),如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。对于特殊批量报价,请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。