概要

概要信頼性を損なうことなく、高インピーダンス源を処理し高いインピーダンス入力を維持するには、固有の課題がいくつかあります。本稿では、どのタイプのセンサーが高インピーダンスか、どのデバイスが高インピーダンス回路のバッファ処理や保護に使用できるか、といった、高インピーダンス回路に関連する諸問題を定性的および定量的に解説します。また、インピーダンスを高くすることが役に立つ1つのアプリケーションを説明します。

はじめに

他に選択肢があるならば、筆者は高インピーダンス・センサーを使用しません。高インピーダンス・センサーは、外部ノイズ、残留ハンダ・フラックス、粒子による漏電、バイアス電流、遠方の電荷などからの影響を受けやすく、再現性のある結果を得ることが困難です。しかし、高インピーダンス・センサーには、利点もいくつかあります。高インピーダンス・センサーには自己負荷がなく、また、本質的に低消費電力です。pH、照度、加速度、湿度などの性質を定量化するために、現在入手可能な実用的センサーのほとんどが、高インピーダンスです。必然的にそのようになっているのであるから、それを利用するのが理に適っています。慎重に設計を行えば、それを取り巻く悪影響は大幅に軽減できます。インピーダンスに関して興味深いのは、実用的な超電導の出現に伴い、達成可能なインピーダンスの範囲が無限になっていることです。このようなことが言えるのは他に何があるでしょうか。

リファレンス抵抗と高インピーダンスの恐怖

高インピーダンス・センサーに接続された回路は、高インピーダンス源で特性評価を行う必要があります。そのため、どの技術者も、使用可能なリファレンス抵抗にはある程度の高い価値を置く必要があります。Vishay Technoは最大50GΩの表面実装抵抗を提供しており、1GΩと2GΩのサンプルは、すぐに入手できます（筆者の確認時点）。また、Ohmiteの「Mini-MOX」シリーズにはリード付きの10GΩおよび100GΩの非常に優れた抵抗があります（www.ohmite.com）。こうした並外れて高い値の抵抗に関し、驚くべきことはそれらが実際に全く「厄介」なものであることです。例えば、筆者は、皮膚の油脂の堆積によって「インピーダンスが低下」しないよう、抵抗体には手を触れないよう注意を受けました。そして、そのために実験をしてみたくなりました。エレクトロメータのKeithley Model 614を抵抗リードの両端に適用したところ、メータは9.9～10.0GΩを指示しました。次に、筆者はその抵抗にしっかりと手を触れ、皮脂のついた指でリードからリードまで1往復分押しつぶすようになぞりました。メータは再び、9.9～10.0GΩを示しました。しかし、このことが示すのは、人間の皮脂がこうした特別なリファレンス抵抗にとって直ちに脅威となるわけではない、ということに過ぎません。音響実験室の方法論によれば、時間や湿度に関する信頼性を確保するために、部品、PCB、絶縁体の清浄度が依然として求められています。皮脂の伝導度は人によって異なることが知られています。Ohmiteでは、クリーニングのため、イソプロピル・アルコールとリント・フリーの布を使用して拭き、蒸気を除去するために75°Cで1時間のベークを行うことを推奨しています。

このようにインピーダンス測定を行う場合、ケーブルの絶縁体が被験抵抗と完全に並列となっていることに注意してください。100GΩ抵抗測定で1%の精度を維持するには、絶縁体全体の抵抗は10TΩ以上であることが必要です。この制限を回避する唯一の方法は、全てのシャント抵抗を測定し計算から除外できるよう、オープン・サーキット・キャリブレーションを実行することです。Keithley 614にはこの機能はありませんが、それでも良好に動作します。このことは、10GΩの抵抗は絶縁体と比較してかなり厄介だという事実を補強するものです。

高インピーダンス回路の敵

インピーダンスが高いというのは、リーク、電流ノイズ、バイアス電流、スタティック電圧が誤差の支配要因になるような場合を指します。したがって、高インピーダンス回路を扱うことは、こうした量を最小化することを意味します。リークに対し最も一般的で特定しやすい形態はハンダ・フラックスの残留物です。高インピーダンス回路に対応するボードは、フラックスが完全に除去されているよう、十分にクリーンでなくてはなりません。サード・パーティのボード・メーカーでは、ウォッシャが汚染されている可能性があります。そのため、クリーン・ウォッシュは製造機器のように仕様規定する必要があるかもしれません。パターン間隔は、ボード面積が許す限り最小デザイン・ルールよりも大きな間隔とする必要があります。絶縁体については、FR-4で問題が生じた例を知りません。ただし、これは水分を吸収します。これに対し、テフロンやガラスはそのようなことがありません。設計者によっては、テフロンのポストやウェルに頼ったことがあるかもしれませんが、これは表面トラッキングに本質的に耐性があることや、誘電体吸収などその他の効果が理由であって、純粋に絶縁体としての性質によるわけではありません。不完全な環境で表面の高インピーダンスを保つために、シーリングやコンフォーマル・コーティングが必要となる場合もありますが、これによってサービス性が低下する可能性があります。高インピーダンス源や高インピーダンス入力に接続するパターンは同じ電位のパターンで保護する必要があります。これには、実際上は考慮すべき多くの事項があります。例えば、ピン3とピン5が非反転入力のデュアル・オペアンプがあったとします。ピン5は隅にあるために保護が容易ですが、ピン3は負電源に隣接している、ということがあり得ます。

アクティブ・デバイスのバイアス電流と電流ノイズが誤差源です。バイポーラ・トランジスタが動作するためにはDCのベース電流が必要です。FETには入力にリーク電流があります。どちらの場合も、電流ノイズはジャンクションを通じた電子の量子化に起因して発生します（これは電流全般ではなくジャンクションを流れる電流に当てはまる点に注意してください）。FETでは、電流ノイズはミラー効果が原因となって周波数と共に増加します（後述の補足を参照）。FETベースの入力構造はバイアス電流が低いために、すぐにこれに飛び付きたくなりますが、ベータが極めて大きいバイポーラ入力構造の方が、特に高温動作時に、利点がある例もあります。FETの入力リークは10°Cごとに倍増しますが、ベータの非常に大きなバイポーラのバイアス電流は比較的安定しています。どちらの場合も、オフセット電圧とバイアス電流の効果を取り除くために、チョッピング手法を適用できます。インピーダンスが数MΩ未満の場合は、LT6010やLTC2054のような極めて高精度の低バイアス電流オペアンプを最初に検討せずに、FET入力アンプに直ちに飛び付くことはしないでください。バイアス電流仕様がわずかに大きくても、オフセット電圧が低ければこれを補償できる場合があります。与えられたソース・インピーダンスに対し、全体的な入力誤差は、V_OS + I_BIAS*R_sourceとなります。ソース・インピーダンスが増加するにつれ、バイアス電流の項が支配的となり、MOSFET入力ソリューションの方が適しているようになります。このことは、CMOSオペアンプの仕様が改善されてきた近年において、より当てはまります。

高インピーダンス回路で遭遇するもう1つの興味深い問題は、動きに関する感度です。カーペット上の靴によって生成された静電荷はキロボルトレベルに達することもあります。したがって、極めて小さい容量性結合でも大きな電荷注入を生じます。測定を行う場合は、後ろに下がってじっとしてください。シールドはもちろん役に立ちますが、機械的な振動はPCBパターンと局所的な金属部の間の容量を変化させ（マイクロフォニックス）、電荷注入の原因となります。金属部分自体の電圧が変化せず、パターンとは異なるDC電圧になるだけの場合でも、このことは当てはまります。したがって回路のシールドは必要ですが、あまり密に行ってはいけません。機械的な動きや応力が顕微鏡レベルで絶縁体に電圧を発生させる場合、通常、摩擦帯電効果や圧電効果と呼ばれます。振動が多い環境では、高インピーダンス源には、Beldenのタイプ9239のような摩擦帯電ノイズの低いケーブルを使用する必要があります。

デバイスとアンプの考慮事項

ディスクリートのMOSFETはリーク仕様が良くありませんが、実際にはその仕様を最大で6倍上回る性能を発揮することもあります。例えば、よく用いられる2N7002の仕様ではチャンネルリークが最大1µA、ゲート・リークが最大0.1µAとなっています。しかし、実験室でドレインに20Vを印加し、ゲートとソースを接地した状態で調べてみると、合計のリーク電流はわずか1pAであることがわかります。仕様に反映されているのは、明らかに実際のデバイス性能ではなく、製品テストの時間や分解能に要するコストです。仕様を向上するにはより多くのテスト時間やより優れた試験装置が必要で、その代償はユーザが負担することになります。もちろん、仕様を良くすることは、最終的に歩留まりにも影響します。

超低リークでマッチングのとれたJFETペアとしては、Linear Integrated Systems（http://www.linearsystems.com）のLS830や、InterFET（http://www.interfet.com）のIFN424が入手可能です。シングルJFETで推奨するのは、Philips BF862で、これは3pAのゲート電流、ナノボルト以下のノイズ密度、処理しやすい-0.6Vのピンチオフ電圧などの特長があります。2N4416も、特にピコファラッド以下の入力容量と相応のノイズ密度が必要な場合に、広く用いられています。しかし、JFETの分野では悩みの種となっている、ピンチオフ電圧の偏差が極めて大きい（2V～6V）という問題があります。

CMOSオペアンプは長年にわたって用いられてきましたが、仕様は悪く、実際の結果も輪をかけて劣っていました。最近、リニア・テクノロジーは、（高精度マイクロパワー）LTC6078および（高速度）LTC6241の2つの優れたCMOSアンプを発売しました。LTC6241は、入力リーク電流が25°Cで4pA以下、70°Cでも75pA以下を確保しています。市場では長年にわたり、JFET入力をベースとする「エレクトロメータ・グレード」のオペアンプも販売されていますが、これらは比較的高価格です。結局、完璧なオペアンプや半導体デバイスは存在しません。そのため、DCの最高の結果を得るには、リレーおよびキャリブレーション手法またはチョッピング手法を用いる必要があります。

図1の回路が1つの例で、2段階のフォースバランス・ヌル化手法を取り入れています。動作を理解するため、全スイッチが開いているとし、次いでS2とS3を閉じます。これにより超高精度積分アンプA2が稼働し、A1の出力はグラウンドになります。A1の入力オフセットはその+入力に現れ、そのオフセットの101倍がC1に蓄えられます。S3を開くことで、A1は再び通常どおり機能できますが、1µVの実効オフセットと約1µV/sのドリフトを伴います。ここでS2と開くと帰還抵抗R1が回路に加わり、出力電圧はI_BIAS * R1（通常は1mV）になります。S4とS5を閉じると、A1の出力は再びヌル化されますが、このヌル化は今回はA3を通じて行われます。A1のバイアス電流はR2を通じて供給され、60mV/pAの割合で電圧としてC2に蓄えられます。S4を開くとこのヌル化フェーズが終了し、S1を閉じると入力ドライバ（この図では、被験抵抗（RUT）および電圧源として表示）が接続されます。しかし、アンプは今はほぼ完璧であるとはいえ、これが長く続くわけではありません。コンデンサC1とC2のドリフトが原因で数秒以内に新たなヌル化フェーズが必要となります。あるいは、アンプの仕様が独立したLTC6241の仕様よりも低下することもあります。図2にこれよりはるかに簡単な回路を示します。この回路では、アンプを完璧にしようとするのではなく、励起をチョッピングすることでアンプの寄与を差し引いています。また、RUTが帰還経路に移動されているため、出力はRUTのアドミッタンスではなく抵抗値に比例します。立上がり時間の測定値は1GΩのRUTの場合10ms（10%～90%）であるため、励起が適切なセトリングを確保するためには10Hz以下とする必要があります。

 

 

 

 

高インピーダンス回路の保護

ところで、どうすれば高インピーダンス回路の入力インピーダンスに影響を与えることなく、この回路を保護できるのでしょうか。厳密に言うとできません。ただしこれに近いことはできます。1つの良い方法は、パターンの一部だけでも、1個の直列抵抗と複数の直列インダクタンスを使用することです。このインダクタンスや寄生インダクタンスは、1つのESDパルスを分散させ、敏感な部品に達する前にシャーシに分岐する可能性を高めます。この確率は、パルスが加わるコネクタ・ピン付近のレイアウトにスパーク・ギャップを挿入することで向上できます。これは安価で効果的な方法ですが、高密度のデジタル設計ではいくつかの問題を引き起こす可能性があります。スパーク・ギャップは、強いEMI波（不気味な青色もある程度含まれます）を再放射します。筆者はこれがオンボードながら離れたところにある486プロセッサをクラッシュさせるのを繰返し経験したことがあります。幸い、ハードウェアは無事でした。したがって、これは、設計上どの程度の耐性を規定するかによって異なります。このケースでは、PCリセットの介入が許可されていなかったため、スパーク・ギャップの挿入は失敗になりました。アナログ設計や単純なデジタル設計では、スパーク・ギャップが問題となることはないはずです。ガス放電管も部品として使用できます。

ダイオード・クランプを使用した処理もかなり多くの場合、リークの原因となります。ショットキーは恐らく問題外です。他よりもリークしやすいためです。Central Semiconductor（http://www.centralsemi.com）のCMPD6001シリーズやPhilips（http://www.semiconductors.philips.com）のBAS416などの超低リーク・ダイオードが販売されていますが、最大リーク仕様は実際にはかなり高く、500pA～5nAです。しかもこれは低温時の値です。高温での仕様は更に悪くなり、多くの場合、数マイクロアンペアに達します。リークを最小限に抑えるには、依然としてJFET接合がダイオードを凌駕しています。2N4393のリーク電流は室温で5pA、100°Cでは3nAです。これはSOT-23パッケージでVishayが販売しています。これと比較して、LTC6241の場合は、仕様規定されている最大バイアス電流は70°Cで75pAです。たとえ良好なダイオードやJFETを追加しても、大きな性能低下の原因となることがあります。ただし、設計によってこの問題を軽減できます。例えば、図3に示すトラッキング・リミッタ回路を考えます。ダイオードは、平均DC電圧をC1に蓄積しているA2によって逆バイアスされています。過電圧やスパイクがリザーバ・コンデンサにシャントされますが、DCは（ユニティ・ゲインで）通過できます。これにより入力が保護され、入力の過負荷回復時間も向上します。DCゲインが必要な場合は、単にC1を短絡し、A2の入力をA1の反転入力に接続します。反転回路の方が保護は容易です。ダイオードを単に接地するだけで済むためです。

 

 

補足：電流ノイズ測定

何かを測定することは、測定対象が多数ある場合には容易ですが、測定対象がほとんどない場合には困難です。優れたFETの電流ノイズは、特に低周波数の場合はほとんどありません。そして、そのために、測定は本質的に困難なものになっています。高周波数では、FETの入力電流ノイズは、回路トポロジーによりドレインのミラー効果またはゲートソース間容量を逆方向に流れるテール電流ノイズのどちらかを原因として、増加します。実際上の全ての高インピーダンス回路で帯域幅はロールオフするという事実を別にすれば、高周波数で電流ノイズが増加するという事実により、測定は容易になります。

低周波数測定の場合は、図4に示すように、信号源抵抗が10GΩのユニティ・ゲイン・バッファとしてオペアンプ（ここでは単純化のためにオペアンプに議論を限定します）を構成するだけで済みます。電池を使用して回路をブリキ缶に収め、BNCスルー・コネクタを使用して出力を取り出します。出力のDC電圧を測定し、オペアンプのバイアス電流が仕様規定値（I_BIAS = V_OUT/10GΩ）であれば、妥当な出力値であることを確認します。妥当と判断できたら、その測定値を書き留めます。（LTCオペアンプでない場合、まずオフセット電圧について補正する必要があるかもしれません）。ここで、スペクトラム・アナライザを使用して低周波数出力を観察します。入力回路のロールオフ未満を見るよう留意してください。10GΩソースに作用する3pFの入力容量は、ローパスの-3dBロールオフを5.3Hzで発生させます。この周波数未満で、ノイズが多いために平均化処理を行うと、図5のように、10GΩ抵抗のノイズ密度は13µV/√Hz（室温）であることがわかるはずです。動作とシールドが適切であれば、アンプの入力電圧ノイズは比較的小さいため、出力に追加されるノイズは、10GΩのソースに作用する入力電流ノイズが原因です。

出力ノイズのこの1つのプロットから、2つの測定値が導かれます。低周波数の入力電流ノイズと、入力容量C_INです。低周波数入力電流ノイズは、0.22Hzで測定した13.6µV/√Hzの出力ノイズ密度（図5、DUTはLTC6241）から求まります。抵抗ノイズの推定値である13µV/√HzをRMS法で差し引くと、オペアンプの電流ノイズに寄与するのは、正味で4µV/√Hz（sqrt(13.6^2 – 13^2) = 4）となります。この4µV/√Hzを10GΩで割ると、入力電流ノイズは、0.4fA/√Hzとなります。この数値は、電流ノイズ密度の理論予測値であるsqrt(2*q*I_BIAS)と比較できます。ここで、qは電荷量で1.6e-19クーロン、I_BIASは上述の方法で測定したバイアス電流です。入力容量C_INは同じグラフに示す4.3Hzの-3dBポイントから求まります。この-3dBポイントは、C_IN=1/2pi*R*f（R=10GΩおよびf=4.3Hz）で生じるため、C_IN=3.7pFであることがわかります。

 

 

 

 

同じ回路で、周波数がこれより高い場合も、増加する電流ノイズの影響が見られます（図5a）。

 

 

 

 

高周波数の場合、出力電圧ノイズは平坦になります。この理由は、電流ノイズが増加しても、入力容量のインピーダンスが周波数の増加と共に低下するためです。そのため、積は一定になります。100kHzの場合3.7pFの入力容量は430kΩに相当します。したがって、430kΩで除した50nV/√Hzの出力ノイズは、100kHz時の入力電流ノイズ116fA/√Hzに起因するものと言うことができます。これで、図5bのように、入力電流ノイズを周波数の関数としてプロットできます（ここまで測定は正側入力のみで行っています）。低周波数では、入力電流ノイズは、0.4fA/√Hzと平坦ですが、高周波数ではkHzあたり116fA/√Hzの割合で増加します（または、より基本的な単位を用いると、周波数に伴う電流ノイズの増加割合は、1.16attoAmps*Hz-3/2となります）。

高周波数の場合を除き、多くの技術者は、目的のアプリケーション回路とトポロジカルに近いテスト回路を好みます。トランスインピーダンス回路は、低電流ノイズ高インピーダンス回路（通常フォトダイオードに適用）で最も頻繁に使用されるアプリケーション回路であるため、最も一般的に用いられます。図6を参照してください。この回路はトランスインピーダンス・フォトダイオード・アンプをエミュレートしたもので、C2が1.5pFのフォトダイオードの代わりとして用いられ、C1が高周波数での短絡回路となっています。帯域幅は、オペアンプの有限のゲイン帯域幅と周波数に伴って増加するR2:C2帰還ネットワークのノイズ・ゲインの組み合わせによってロールオフします。これは前述の単一のRC入力の場合よりもはるかに複雑です。幸いなことに、電流ノイズは周波数と共に増加します。これは通常は好ましいものではありませんが、電流ノイズを測定しようとする場合は別です。図7に、V_INをオープンにした回路の出力ノイズの未加工スペクトルを示します。左の平坦な部分は、20MΩの抵抗ノイズ（582nV/√Hz）が支配的となっており、ノイズ指数はほぼ0dBです。このノイズは明らかに周波数と共に増加していますが、これは、電流ノイズまたは電圧ノイズの増加とノイズ・ゲインの増加によるものです。簡単な計算を行うことでどちらが支配的かがわかりますが、最初に周波数に対するゲイン・キャリブレーションを行う必要があります。R1とC1によって励起のウィンドウが生じ、それによってゲイン測定を行うことができます。

一見すると図6の回路全体は積分回路とそれに続く微分回路で構成されているため、平坦な応答性を示すはずです。実際には、R1:C1積分回路にはゲインがないため、低周波数応答はロールオフします。しかし、低周波数応答は考慮の対象外です。周波数がR1*C1を十分上回る場合、C2を流れる電流は、周波数に対し一定となり（理想ダイオードを用いた場合のように）、実際にゲインは図8に示すように平坦になります。中程度の帯域の利得係数は、R2*C2 / R1*C1、つまり励起電圧1Vあたり30mVです。これは実験で簡単に確認できます。また、正確な測定を行えば、部品の許容誤差は重要ではなくなり、測定されたゲイン（実際には減衰）は正規化できます。更に周波数が高くなると、微分回路には、オペアンプの有限のゲイン帯域幅と回路のノイズ・ゲイン、およびR2に関する寄生容量が原因となり帯域幅に問題が生じ始めます。その結果、ゲインは周波数と共に低下します。ただし、そうなることはわかっていることで、測定を行う理由はそこにあります。

重要なのは、出力ノイズは、オペアンプと寄生容量を含み、ゲインと全く同じ回路で測定されるということです。ただし励起源は除きます。結果の出力ノイズと周波数の関係のデータを取り、正規化ゲインと周波数の関係のデータで割ると、あたかもオペアンプが無限のゲイン帯域幅を持ち帰還抵抗には寄生成分がないかのように、帯域幅の補正を行った出力ノイズが求まります。HP3562など一部のシグナル・アナライザは、波形の除算やプロットの作成を行いながらもその解析の適切な単位を維持できる、優れた機能があります。しかしそのようなアナライザが手元にない場合や、初心者には取り扱いが難しい、という場合のために計算例を示します。1つの周波数でこの計算を行うことができれば、全周波数でそれを実行することは容易です。

再度、LTC6241をDUTに使用すると、図8に示すように、中程度の帯域でのゲインは4kHzで0.0290と測定されます（0.030の公称値を下回りますが、C2の許容誤差が原因と思われます）。100kHzの場合は原因が0.0212にロールオフします。つまり中程度の帯域でのゲインの0.73倍になります。このゲイン補正を100kHzでのノイズ測定に適用します。

再度図7を参照してください。高い周波数では、応答が低下する場合でもノイズは増加しています。100kHzでの測定出力ノイズは1.61µV/√Hzです。ゲインのロールオフを補正するために、ゲイン曲線から求めた0.73で割ると、2.20µV/√Hzとなりますが、これは依然として出力換算ノイズですこれは、オペアンプが限りなく高速で、20MΩの帰還抵抗に関するシャント容量がない場合の出力ノイズです。このノイズを入力に換算するため、多くのTIA設計者はこの値を単に20MΩの帰還インピーダンスで除算し、110fA/√Hzという入力換算ノイズを得ます。

しかし、この場合、出力ノイズの一部は入力電圧ノイズに起因している、という事実が無視されています。どのノイズが支配的かを判定するには、上述の計算を実行する必要があります。オペアンプの電圧ノイズは、出力にノイズ・ゲインを乗じたものになります。LTC6241の3.5pF（Cdm + Ccm）という入力容量はC1と組み合わさり、5pFになります。その他の寄生容量が1pFと仮定すると合計6pFになります。100kHzでは265kΩのインピーダンスに相当します。ノイズ・ゲインは、1+Zf / Zshunt、つまり1+20MΩ/265kΩ = 76となります。LTC6241の入力電圧ノイズは、7nV/√Hzであるため、出力では、76*7nV = 532nV/√Hzとなります。2.20µV/√Hzからこの値をRMS法で差し引くと2.13µV/√Hzとなります。この補正は決して大きなものとは言えませんが、これによって上で計算した110fA/√Hzが107fA/√Hzに減少します。

このような方法でオペアンプの電流ノイズを測定する場合、電圧ノイズの影響をえり分けることが重要です。図5の回路にはこうした複雑さはありません。電圧ノイズは全ての場合にあふれんばかりに発生し、ノイズ・ゲインは一様にユニティであり、帯域幅は確固としているためです。したがって、2つの異なるデバイスに2つの異なる入力で行った2つの測定方法の電流ノイズの結果は互いに10%以内であるいう事実は、オペアンプが対称性の良い入力構造を持ち、デバイスごとの再現性が良く、この手法が信頼できるものであることを示しています。全てが故障しているにもかかわらずどうにかごまかそうとしていた、という可能性はわずかです。

 

 

 

 

 

 

圧電加速度センサーに関するチャージ・アンプのトレードオフ - 高インピーダンス化の効果

図9と図10に、容量性センターからの信号を増幅するための2種類の手法を示します。センサーはどちらの場合も770pFの圧電ショック・センサー型加速度センサーで、物理的な加速度がある場合に電荷を発生します。図9に標準的な「チャージ・アンプ」手法を示します。オペアンプは、反転構成となっており、センサーは仮想グラウンドに接続されています。センサーで生成された電荷は、オペアンプの動作によって帰還容量の両端に移動します。帰還容量はセンサー容量の100分の1なので、センサーのオープン・サーキット電圧が100倍となって現れます。したがって回路のゲインは100です。この手法の利点は、回路のシグナル・ゲインが、センサーとアンプの間に導入されるケーブル容量の影響を受けないことです。そのため、この回路は、ケーブル長が変わることもあるリモートの加速度センサーに適しています。回路の問題点は、小さい容量を使用するゲイン設定の不正確さと、この小さい帰還容量に挿入されたバイアス抵抗による低い周波数カットオフです。

図10には非反転アンプ手法を示します。この手法には多くの利点があります。まず、小さな容量ではなく抵抗を使って正確にゲインを設定します。次に、小さな帰還抵抗ではなく大きな770pFのセンサーに作用するバイアス抵抗によって、低周波数カットオフが設定されます。これによって応答を低周波数化できます。3つめに、非反転トポロジは、並列化して和を取ることができるため（図参照）、電圧ノイズをスケーラブルに低減できます。この回路の唯一の短所は、入力の寄生容量によってゲインがわずかに低下することです。この回路は、パターンやケーブルなどの寄生入力容量が、比較的小さく、変動しない場合に適しています。

目的の低周波数カットオフに必要なバイアス抵抗を計算する場合、バイアス抵抗を更に大きくする必要があることを考慮してください。これによって低周波数のノイズ・フロアを低減できます。例えば、-3dBで10Hzという低周波数に対応する必要がある場合、バイアス抵抗は1/2pi*10Hz*770pF = 20MΩになります。10Hzの場合、20MΩの抵抗は580nV/√Hzのノイズをもたらし、信号と同様に-3dBの減衰を生じさせます。図のように抵抗を1GΩにすると、その4000nV/√Hzの電圧ノイズは加速度センサーの容量によって、実質的に80nV/√Hzに低減しますが、信号の方はほとんど減衰しません。これまで必要とされてきた値よりもインピーダンスを高くした方が有益であるということもあるのです。

 

 

 

 

まとめ

非常に高いインピーダンスに対応し、また、これを保護するために、様々なデバイスや材料が使用できます。高インピーダンスを処理するには、これ以外の場合では取るに足らないような現象に対する知識が必要です。電流ノイズのように、こうした現象の量子化自体が難しい課題となることもあります。しかし、適切な回路手法を用いれば、測定は意味を持った再現可能なものとなります。回路設計者は、リーク、セトリング・タイム、電圧ノイズ、電流ノイズなどの誤差源の内訳を正しく分析すれば、推定できる値や実際に得られる値を知ることができます。