要約

航空宇宙／防衛アプリケーション用の部品を評価することは、厳格な要件とシステムの複雑さにより、本質的に要求事項の多い作業となりがちです。しかし、正確なプロトコルを遵守することで、適格性評価フェーズにおいて故障の可能性を著しく減らすことができます。本稿では、先進的な広帯域幅ミックスド・シグナル・フロント・エンドであるApollo MxFEAD9084の概要を説明します。その適格性評価の間、完璧な結果を確実に得るために、多様なプロトコル・セットが実行されました。本稿では、採用したいくつかの重要なプロシージャの概要を述べると共に、同様な設計アプローチを取り入れることがリスクを減らすのに役立つことを説明します。

はじめに

適格性評価に先立って事前テストあるいは事前スクリーニングを実施することは、低品質の可能性がある部品を除去する上で非常に重要です。電気的テストに合格しないデバイスは、それらを適格性評価試験のストレスに曝すプロセスが含まれる、先のステップに進ませるべきではありません。一部のユニットがテスト制限値の限界点付近にある場合、1つの問題が生じます。それらは最初はテストに合格する可能性がある一方で、これらの部品はストレス試験中に限界値の外にドリフトし、ATE（自動試験装置）の結果で不合格になる可能性があります。そのため、テスト限界の外れ値に近いこれらの部品をフィルタ除去することが肝要です。

1つのアプローチは、製品テスト限界値を用いて前もって部品の電気的テスト（etest）を実行することです。このテストは、実際のテスト・データ限界値から3シグマの保護を提供します。これがテストの第一ラウンドとなります。テストの第二ラウンドは、ガード・バンドを設けずにデータシート限界値に対応する適格性評価限界値を用いて、事前etestを実施することです。

この2ステップ・スクリーニング・プロセスは、適格性評価ストレスによる故障発生の可能性を著しく減少させます。外れ値付近の部品を取り除くことで、適格性評価ストレス・フェーズでの故障発生のリスクが緩和されます。この予防的アプローチは、部品の全体的な信頼性と性能を向上させます。

便利な適格性評価ツールおよびアプローチ

図1は、部品が確実に事前テストに合格し適格性評価制限値の範囲内（仕様の上限値と下限値の間）に収まるようにするために、統計ツールがどのように用いられるかを示す図です。事前テスト中、各ユニットに固有のシリアル番号を割り当てることも重要です。事前テストと事後テストの間でデータの比較が容易にできるよう、数量が多い場合には電子的ダイIDが推奨されます。事前テスト制限値からのドリフトが10%未満で合格とみなされます。それには、適格性評価テストの間に電子的ダイIDを呼び出すことが要求されます。

デバイスの故障とテストの繰り返し精度の問題を切り分けるために、同じテスト・シーケンスで1つの制御ユニットを50回繰り返します。50回全てで合格すれば、テストの安定性は確認されます。しかし、いくつかの挿入の後に不合格となる場合は、テストの繰り返し精度の問題があることを示唆し、更に調査を行う理由となります。事後ストレスのデータを解析することは、潜在的なテスト関連の問題を特定するのに役立ちます。もし問題が見つかれば、それをデバイスの故障として分類するよりは、テスト・プログラムの最適化が必要です。

アナログ・デバイセズのApollo MxFE AD9084のような複雑なデバイスに対しては、高温ストレス・テストの間でさえも制御ユニットを稼働させることが不可欠です。このデバイスが37Wで動作するものとすると、いくつかの別々の制御ユニットを用いることで潜在的な電源の問題に対して防護できます。

デバイス故障のよく見られるもう1つのモードは、電源レールのスイッチング時の電圧トランジェントです。電源レールがスイッチ・オンした場合、最初の数ミリ秒間に電源グリッチが生じる可能性があり、それによってデバイスが損傷を受けることがあります。信頼性実験室で電源の中断があり、発電機がオンになることになっているとすれば、電圧トランジェントが発生する可能性があり、それがデバイスに損傷を与えることがあります。これは電気的過負荷（EOS）と呼ばれます。しかし、このメカニズムを抑えるための比較的単純なプロシージャの1つは、トランジェント電圧サプレッサ（TVS）ダイオードを追加することです。TVSダイオードは、電源経路のシャントとして追加されます。電圧トランジェントが発生すると、最初にTVSダイオードが活性化し、EOSによる損傷を防止して適格性評価の間のデバイス故障を効果的に減少させます。

図2に、電源グリッチと部品への悪影響を防止する、動作中のTVSダイオードを示します。このような防止策によって、適格性評価のやり直し、スケジュールの遅延、余計なリソースの消費を避けることができます。Apollo MxFE AD9084の開発においては、これらの要素を防止することが重要な設計上の考慮事項でした。

適格性評価中に発生しうる別のタイプの故障は、湿度感度レベル（MSL）ストレスに関連しています。このストレスの前には、通常、リフローおよびベーク処理の間に共焦点超音波顕微鏡（CSAM）による観察が行われます。MSLはパッケージ・レベルの適格性評価ストレスとも呼ばれます。場合によって、CSAMイメージは、ストレスおよび事後etestフェーズの後にダイが剥離していることを明らかにすることがあります。CSAMは、非破壊的に手早く実施できる解析手法で、超音波を用いて集積回路や同様の材料の内部の音響特性の変化を検出するものです。

JEDEC規格に従い、エポキシとダイの間のダイ剥離が10%を超えた場合、故障とみなされます。これを防ぐ1つの方法は、適格性評価プロセスの間にCSAMおよび透過測定解析を実行することです。透過測定は、透過モードの超音波顕微鏡とも呼ばれ、特にダイ取り付けインターフェースでの剥離を検出するのに有効です。

ダイの剥離を更に防止するには、2つの要素を検討することが重要です。まず、エポキシとキュアのプロファイル温度をチェックし、それらが適切な範囲に入っていることを確認します。次に、アッセンブリ・プロセス中、特に高圧洗浄が含まれる場合、フラックスの残留物が全て効果的に除去されていることを確認します。更に、適切なMSLレベルを選択することが不可欠です。ラミネートベースのパッケージの場合、MSL 3を目標にすることを推奨します。MSLレベル1または2を用いると故障の原因になることがあります。

10mm² × 10mm²の薄型クワッド・フラット・パッケージ（TQFP）などの大面積の電子パッケージでは、ダイの剥離や潜在的なデバイス故障のリスクを減らすために、MSL 1よりMSLレベル3を選択することが推奨されます。

有用な適格性評価テスト

リーク・テストは、プロセスに欠陥があるかどうかを判定するのに役立つ、重要な事前etestシーケンサです。リーク・テストでは、デバイスをパワー・ダウンし、正電圧およびゼロ電圧を印加して電流の発生があるかどうかをチェックします。電流が検出された場合は、プロセスに欠陥があることが示唆され、それらのユニットは適格性評価ストレスには耐えられません。それらをストレスに曝すと、故障の誤検出につながり、製造プロセスに関連する可能性のある真の原因を探ることが困難になります。

しかし、リーク・テストに用いるハードウェアを最終的なハードウェア・インターフェース・ボード（HIB）に組み込むのは複雑な作業となる可能性があります。この問題に対処するため、プローブ・カードを構築して、ダイを最終パッケージに組み込む前でもリーク・テストを実施することができます。それによって、プロセス上の欠陥があってもそれを早期に特定できます。

適格性評価でのもう1つの一般的な故障は、アッセンブリの問題から生じます。これは、シリコン上の銅ピラーや高ピン数のBGAパッケージなどの要因に帰すことができます。このようなパッケージは900ピンにも達することがあり、多くの場合バンプ下めっきに複雑な問題を生じます。アッセンブリ上の問題を特定し対処するための1つの効果的な方法は、正と負の両方の導通試験を意図した導通テストを実施することです。それによって、機能テストやパラメトリック・テストを実施する前でも、アッセンブリ上の問題を早期に検出できます。これはまた、問題の原因を特定するのにも役立ちます。場合によっては、最終パッケージ・アッセンブリの前に、プローブ・カードを用いてダイ・レベルで導通テストを実施します。これは、コストを削減できるだけでなく、最終サンプルの量の推定もできるため、チームにとってコスト削減と計画改善に貢献します。

導通テストは、デバイスに関連した適格性評価での故障とは別の、アッセンブリ関連の問題を示すものである点に注意することが重要です。故障がパッケージング・プロセスに関連する場合、適格性評価の観点ではパッケージング関連の問題とみなされます。しかし、それがパッケージングに関連する問題であるならば、それを修正する手順を踏むことができます。アッセンブリ問題に共通する1つの領域は、ワイヤ・ボンダのミスアライメント、エポキシの適用、キュア・プロファイルの温度です。何年間も経過してからの信頼性故障の大部分は、アッセンブリ関連の問題に帰すことができます。そのため、アッセンブリ時の電子的パッケージングに対し堅牢なアプローチを採用することは、適格性評価関連の故障を大幅に低減します。

直流高温動作寿命（DCHTOL）テストは、デバイスの経時信頼性を予測するのに際し、不可欠のものです。デバイスに70ºC～125ºCでストレスを加えることで、加速係数（AF）は約118になります。これは、125ºCでテストする1時間が、70ºCで約118時間の通常使用に相当することを意味します。

1,000時間のDCHTOLストレスの場合は、約13.58年になります。このストレスは、フェーズド・アレイ・レーダーや宇宙のアプリケーションで用いられる、アナログ・デバイセズのApollo MxFE AD9084では特に重要です。これらのアプリケーションでは、デバイスが著しく長期にわたって動作することが期待されるためです。

テストの間、I/V曲線をモニタすることで、負荷印加やヒート・シンクなどの問題を防ぐことができます。これは問題を早期に把握し、適格性評価での故障の誤検出を防止するのに役立ちます。

適格性評価時の故障を防ぐもう1つの方法は、故障したユニットを解析に送る前に追加テストを実施することです。有効なテストの1つは接触抵抗を測定することです。これは故障の場所と原因を特定するのに役立ちます。

高温動作寿命（HTOL）テストは、デバイスが不合格になり得るもう1つの重要なフェーズです。熱抵抗（θJc）を正しく判定することは、加熱を防ぐのに不可欠です。サーマル・スキャンは重要な洞察を提供し、加熱領域を特定するのに役立ち、是正措置を可能とします。

静電放電（ESD）も適格性評価時の故障につながります。ESDを受けるユニットと共に、テスト時に制御ユニットを含めることで、ESDプロトコルの遵守が確保され、プロセス中に適切に取り扱われていることを確認できます。

機能に基づいてピンをグループ化し、別々の区画でESDを印加することは、ESD故障のリスクを軽減します。更に、Apollo MxFEのような精巧なデバイスでは、特に内部PLLまたはクロックを用いる場合、クロックの状態を注意深く整えることが必須です。適切な発振器周波数と電圧レベルは、信頼できるテストを確保する上で不可欠です。

HTOLテスト時の水晶発振器回路に伴う問題に対処することは重要です。回路図およびレイアウトを変更することは有効ですが、適格性評価ボードでこれらを変更するには、多大なコストを要する可能性があります。これを避けるため、アナログ・デバイセズのAD9084で採用されているようなアダプタ・ボード手法が、コスト効率の高いソリューションになり得ます。

図6に示したアナログ・デバイセズのApollo MxFEの例に見られるように、クロック方式を変更したアダプタ・ボードはそれぞれ、個別の検証を受けています。これに続く課題は、これらのアダプタ・ボードを、クロック方式に問題がある既存のHTOLボードに付加することです。特定の半田付け点が指定されており、アダプタ・ボードは既存のHTOLボードに適切に半田付けされています。このアダプタ手法は継ぎ目なく機能するため、新しいボードを改めて開発するのに要するコストと時間を大幅に節約できます。AD9084のクロック方式の最適化と適格性評価の完了後は、現在まで、HTOL中に故障は発生していません。

本稿で概説したガイドラインを遵守することで、適格性評価での故障の発生を効果的に低減できます。これらの故障の大部分は部品固有の問題ではなく外部要因に帰せられる、という点に注意することが重要です。しかし、上記のステップに忠実に従うことで、適格性評価での故障発生を減らせるだけでなく、真の原因を特定するための徹底的な解析を行うことができます。この合理的な手法は、市場へのタイムリーな製品投入の助けとなると同時に、テスト機器や作業時間への要件を最小限に抑えることができます。更に、特定の懸念領域を容易に同定できるため、設計チームに包括的なフィードバックを提供できます。

まとめ

アナログ・デバイセズは、信頼できる、高性能のソリューションを提供することに専心しており、この目標を達成するために内部プロセスを継続的に強化しています。Apollo MxFEの適格性評価以降、その他の適格性評価のテストおよびプロセスも導入されています。これらの強化策は、ストレス下のデバイス（DUST）ごとの電流および電圧の測定を含む、様々な側面を含んでいます。電圧が目標値を超えるかどうかをモニタするために、信号で状態を示すLEDインジケータと共にコンパレータも用いられています。更に、信頼性を向上するため、マイクロコントローラ制御のウォッチドッグ・タイマが組み込まれてセーフガードの役割を果たしており、電源グリッチが生じた場合にシステムをシャット・ダウンして信頼性ユニットに影響する可能性のある損傷を防いでいます。こうした改善策は、極めて複雑な集積回路の適格性評価において、ゼロ故障を更に確実なものにするために役立っています。