質問:
GaN FETを使用する同期整流方式の降圧コンバータについて、デッド・タイムやオーバーシュートの測定を行いたいと考えています。その場合、プローブやMMCXコネクタによって生じる寄生成分は、測定精度にどのような影響を及ぼすのでしょう？また、それらの問題を軽減する方法はありますか？
回答:
プローブの接続によって生じる寄生リアクタンスの成分は、波形を歪ませる原因になります。その状態で測定を行うと、ゲートを駆動する信号に関する正確な情報を取得できなくなる可能性があります。また、プリント基板上にMMCXコネクタなどを配置すると、実装スペースの面で制約が生じます。それだけでなく、配線パターンに起因するインダクタンスや抵抗が付加されることで、測定精度に更に影響が及ぶおそれがあります。例えば、何らかの理由でプリント基板のレイアウトにわずかな調整を加えたとします。その結果、測定されるオーバーシュートに大きな影響が及ぶといったこともあり得ます。したがって、調整と影響のトレードオフについては慎重にバランスをとることが重要です。また、こうした問題を軽減するためには、専用のプローブやコネクタを使用するとよいでしょう。例えば、MMCX型のコネクタや、MMCXプローブ・チップに適合するヘッダ・ピンなどを使用するということです。Tektronixの「TIVP」や「TICP」といった差動プローブであれば、トップ・ゲート（上側のGaN FET）を駆動する信号の測定に必要な絶縁を実現できます。そのため、それらのプローブはMMCXコネクタと組み合わせてよく使用されます。また、ボトム・ゲート（下側のGaN FET）とスイッチ・ノード向けの適切なリターン・パスを備えるカスタムのピッグテイルによるプロービング手法と、差動プローブによるトップ・ゲートの波形測定の手法も有用なものとして推奨されます。
はじめに
電力変換の分野では、GaN FETなどのワイド・バンドギャップ半導体に注目が集まっています。その理由の1つは、MOSFETなどと比べてゲート容量（Cg）が非常に小さいからです。したがって、GaN FETなどを使用してDC/DCコンバータを構成すれば、エネルギー密度の向上、スイッチングの高速化、損失の低減を図ることができます。但し、GaN FETはVGSの制限が非常に厳しいのでその点には注意が必要です。また、ボディ・ダイオードが存在しないことにも留意しなければなりません。ボディ・ダイオードが存在しないことから、ゲート信号のリンギングを防止することを目的としてゲートの駆動信号のスルー・レートを下げると、デッド・タイムが長くなり、逆導通損失が大幅に増加してしまいます。しかも、依然としてシュートスルーが発生する危険にさらされていることになります。GaN FETのようなデバイスを最大限に活用するためには、デッド・タイムを最適化することが極めて重要です。図1に示したのは、GaN FETを使用する降圧コンバータの構成例です。この回路では、降圧コントローラとしてGaN FET用に最適化された「LTC7891」を採用しています。入力電圧VINは15V～36V、出力は12V/15Aです。以下では、この回路をベースとしてゲート抵抗（GaN FETのゲートに接続する抵抗）を最適化しながら、デッド・タイムとオーバーシュートを正確に測定する方法について検討します。
スイッチング動作について考慮すべき事柄
図1の回路において、スイッチングに関連する部分は、制御スイッチQ1（トップ・ゲート）、同期スイッチQ2（ボトム・ゲート）、それらを駆動する降圧コントローラ（LTC7891）で構成されています。LTC7891は、ゼロに近いデッド・タイムを実現するスマートな制御機能を備えています。
以下では、トップ・ゲートをTG、ボトム・ゲートをBGと呼ぶことにします。TGは、プルアップ抵抗／プルダウン抵抗（TGUP/TGDN）を介して駆動します。一方、BGはプルアップ抵抗／プルダウン抵抗（BGUP/BGDN）を介して駆動されます。各スイッチング・サイクルに流れるスイッチング電流は、インダクタL1とコンデンサCOUTから成る出力フィルタによって平均化されます。それにより、レギュレートされた出力電圧が生成されます。理想的な同期整流方式の降圧コンバータであれば、完全に同期して動作し、瞬時にオン／オフして損失を生じさせない理想的なスイッチを備えているはずです。しかし、現実のスイッチはそのようには動作しません。GaN FETは、ゲート容量が小さいのでMOSFETなどを使用する場合よりも高速にオン／オフさせることができます。しかし、コントローラがスイッチをオンにするよう指示してから、そのスイッチが完全にオンの状態になるまでには時間がかかります。つまり、遅延時間が発生します。スイッチをオフする場合にも同様の遅延時間が生じます。これらの遅延が生じている間、スイッチング動作に伴うトータルの損失において大きな部分を占める遷移損失が生じます。この損失によってスイッチが発熱し、DC/DCコンバータの効率が低下します。そして、最終的にはスイッチの動作が熱によって制限されることになります。では、この問題にはどのように対処すればよいのでしょうか。
両方のスイッチがほんの一瞬でも同時に完全にオンの状態になったとします。その場合、両スイッチのオン抵抗RDS(ON)の値は非常に小さいので、VINからグラウンドへの短絡が生じることになります。このことは、スイッチの致命的な損傷につながります。両方のスイッチが同時にある程度オンになっている場合には、多くのドレイン電流によって温度が瞬間的に著しく上昇します。そのストレスにより、スイッチの寿命が短くなる可能性があります。これがシュートスルーが生じている状態に当たります。図2は、上述した各状態について説明したものです。これを見ると、最初のスイッチングにおいては約8ナノ秒のデッド・タイムが生じています。そのとき、スイッチを流れる電流は入力電流に対するスイッチングに伴い通常のdi/dtに従って変化します。その後、インダクタが充電されるにつれて電流は増加していきます。次の遷移では立ち上がりと立下がりのエッジが対称になっています。両方のトランジスタが同時にある程度オンの状態になることから、ドレイン電流に鋭いスパイクが生じています。ただ、I(DS)MAXは超えていません。最後の遷移では、2ナノ秒にわたってオンの時間が重なっています。そのため、ドレイン電流のスパイクがGaNFETの定格値をはるかに超えています。
シュートスルーの問題を回避するために、コントローラは一方のスイッチをオフにした後、少しの時間が経過してからもう一方のスイッチをターンオンします。この時間が先ほどから言及しているデッド・タイムです。オンからオフ、オフからオンに完全に遷移するために十分なデッド・タイムが設定されている場合だけ、シュートスルーを防止することが可能になります。では、仮にこの時間が長すぎたとしたらどのようなことが起きるのでしょうか。MOSFETの構造では、潜在的な寄生素子としてボディ・ダイオードが形成されます。そのため、MOSFETがオフの状態にある間はボディ・ダイオードによってスイッチ・ノードがクランプされます。それにより、逆方向のブレークダウンが防止されます。MOSFETが完全にオンになると、電力損失は、VF ×IDS（通常、VFの値は0.8V～1.0V）で決まる値から、それよりもはるかに少ないIDS2×RDS(ON)へと変化します。完全にオンになるまでの時間が長くなるほど、一時的なVF ×IDSによる電力損失によって効率が低下します。それに対し、GaN FETにはボディ・ダイオードが存在しません。横型トランジスタ構造の場合、逆電圧については2Vほどのはるかに高い値でクランプします。つまり、デッド・タイムが中程度の値であっても非常に多くの電力損失が発生することになります。したがって、GaN FETと共に使用するコントローラとしては、デッド・タイムを最小限に抑えられるものを選択しなければなりません。MOSFETをベースとする設計では、同期スイッチの両端にショットキー・ダイオードを並列に配置し、デッド・タイムにおける順方向の電圧降下を低減するということがよく行われます。しかし、GaN FETを使用すべきスイッチング周波数の高いアプリケーションの場合、損失についてダイオードの接合容量が支配的な要因になります。表1は、このような考慮すべき事柄についてまとめたものです。
| BSZ097N10NS5 MOSFET |
EPC2218 GaN FET |
PMEG100T030 ショットキー・ダイオード |
|
| VF (V) | 0.9 | 1.5 | 0.7 |
| ID (A) | 20 | 20 | 20 |
| 逆導通損失〔W〕 | 0.36 | 0.60 | 0.28 |
| QRR (nC) | 60.0 | 0.0 | 9.5 |
| 逆回復損失〔W〕 | 1.44 | 0.00 | 0.23 |
GaN FETを使用するDC/DCコンバータを設計する際には、板挟みのような状態に陥ることになります。デッド・タイムが足りずにシュートスルーが発生すると、GaN FETには瞬時に大きな問題が生じます。一方、デッド・タイムが長すぎると、ハンダが融けて基板から外れてしまう可能性があります。効率的な変換を実現しつつ、安全性を確保するための適切なマージンが得られるようにするにはどうすればよいのでしょうか。このジレンマを解消する最も簡単な方法は、そのための機能を備えるコントローラを選択することです。そうした機能の例としては、スマート・ニアゼロ・デッド・タイム機能や適応型デッド・タイム機能が挙げられます。つまり、これらの機能を備えるコントローラ製品を採用すればよいということです。「LTC7890」とLTC7891は、それぞれデュアル対応、シングル対応の降圧コントローラです。いずれも、GaN FETの駆動専用のものとして設計されています。デッド・タイムを制御するためのオプションは、ピン設定によって選択できます。具体的には、スマート・ニアゼロ機能、適応型機能、高精度の抵抗による調整機能のうちいずれかを選択することが可能です。このアーキテクチャは、GaNFETを高い精度で駆動しつつ安全性を確保することを可能にします。それに向けてやるべきことは、実際のVGSとVSWのレベルを正確に測定し、タイミングをインテリジェントに制御することです。このアーキテクチャでは、そのような調整を迅速に行い、正確な長さのデッド・タイムを実現できるようになっています。従来のオープンループのゲート駆動とは異なり、プログラムされたデッド・タイムの調整はオン・ザ・フライで実行されます。つまり、ゲートの駆動信号と寄生のゲート抵抗／容量によって決まるタイミングではなく、コントローラによって必要なタイミングでターンオン／ターンオフが実行されることが保証されます。結果として、逆導通損失を最小限に抑え、GaN FET特有のニアゼロの逆回復損失を活用することが可能になります。表2は、これらの動作モードについてまとめたものです。ユーザが行うべきことは、設定したモードとタイミングが正しく適用されているのを確認することだけです。但し、その確認を行うためには、解決しておかなければならない課題が存在します。以下では、それについて詳しく説明します。
| DTCのモード | DTCA | DTCB | デッド・タイム〔ナノ秒〕 |
| スマート・ニアゼロDTC | INTVcc | 0（代表値） | |
| 適応型DTC | GND | 20（代表値） | |
| RSET DTC | 10Ω～200kΩ | 10Ω～200kΩ | 7～60 |
測定とレイアウトについて考慮すべき事柄
デッド・タイムとオーバーシュートの波形の観測／測定を実施するに当たっては、プロービングの手法と実装に細心の注意を払わなければなりません。GaN FETのVGSについては、MOSFETと比べて非常に厳しい制約があります。標準的な値は5Vで、ABSMAXは6V～-4Vです。寄生リアクタンスの成分が存在する場合、ゲートを強く駆動するとリンギングが発生します。それによって定格を超える状態が短時間生じるだけで、GaN FETは損傷に至る可能性があります。GaN FETの場合、ゲートを駆動するピンから見た容量値がMOSFETと比べて小さくなります。そのため、GaN FETはより高いスイッチング周波数での使用に適しています。但し、測定を実施する際には、プローブに存在する寄生リアクタンスの成分が問題になります。それにより波形が歪み、ゲートをプローブしていない状態とは異なる誤った情報が取得される可能性があるのです。例えば、最小限のハードウェアしか使用せず、プローブを手で保持して測定を行おうとしたとします。その場合、手が滑っただけで重大な問題が生じる可能性があります。ワニ口クリップを備えるリード線を使用するといった方法は論外です。従来、TGとスイッチ・ノードのリターン・パスが適切に選択されている場合には、オシロスコープで良好な測定を行うための手法としてカスタムのピッグテイルによるプロービングが推奨されてきました（図3）。それでもフローティング状態のTGのプロービングについては問題が生じます。1つの解決策は、MMCX型のコネクタや、MMCXプローブ・チップに適合するヘッダ・ピンを使用することです。BGの基準としてはグラウンドを使用できますが、TGの基準はスイッチになります。そのため、何らかの絶縁プローブを用いなければなりません。TektronixのTIVPやTICPなどの光プローブは、ドリフトが小さいという特徴を備えています。TGを測定する際には絶縁を実現でき、MMCXコネクタを利用することが可能です。図4は、LTC7891のデッド・タイムを測定するための標準的な方法を示したものです。この例では、GaN FETのゲート・ピンの直下にMMCXコネクタを配置し、1GHzに対応する光プローブに接続しています。
コネクタの使用には妥協が伴います。しかし、これは受容すべきことだと言えます。表面実装型のMMCXコネクタを配置するには、基板上に実装スペースが必要になります。このことは、電力密度を高められるようにレイアウトを実施したい場合には制約になります。ゲートへの配線パターンを追加することなくゲート・ピンとソース・ピンの間にコネクタを直接（最適に）配置する場合、レイアウトが必要以上に大きくなってしまう可能性があります。一方、レイアウトの邪魔にならないようにコネクタを配置すると、配線パターンの寄生インダクタンスと寄生抵抗が付加されて測定精度が低下してしまうかもしれません。1つの代替策は、スルーホール・ヘッダを使用するというものです。これであれば測定を実施するときだけ装着し、最終的には取り外すことができます。但し、この方法ではアダプタを使用することにより寄生成分がわずかに増大します。また、パッド・スタックのすべての層に環状の開口部を設けなければなりません。重要なのは、最適なバランスでトレードオフを行い、細心の注意を払ってレイアウトを実施することです。それにより、プローブの寄生成分によるオーバーシュートとリンギングを最小限に抑えることが可能になります。ここで図5をご覧ください。左側に赤い線で囲んで示したのは元のレイアウトです。ご覧のように、MMCXコネクタがスイッチ・ノードにしっかりと接続されています。また、ゲートのノードはビアと内部パターンによりGaNFETのゲートのパッドに接続されています。続いて、図5の右側をご覧ください。赤色のトレースには、6.4V/-9.1Vを超えるリンギングが現れています。一方、青い線で囲んだレイアウト（図の左側）を見ると、同じ2.2Ωのプルアップ用ゲート抵抗と1.0Ωのプルダウン用ゲート抵抗を使用しつつ改良が施されていることがわかります。すなわち、MMCXコネクタの本体をスイッチ・ノードから分離し、代わりにケルビン接続を適用しています。その結果、青色のトレース（図の右側）を見ると、ターンオフの際のTGのリンギングが2.4V/-1.8Vまで低減されていることがわかります。ここでの重要なポイントは、レイアウトをわずかに調整しただけで、測定されるオーバーシュートの値に大きな影響が及ぶ可能性があるということです。オーバーシュートを調整し、GaN FETが過剰に駆動されないようにするためには、この点に十分に注意しなければなりません。
測定方法についての検証が完了したら、デッド・タイムの確認に着手できます。どの種類のプローブを使用する場合でも、最初のステップでは、共通の信号源を使用してBGの信号に対するTGの信号のスキューを補正します。デッド・タイムは相対的なものなので、共通の信号に水平方向のオフセットが現れていない限り、一方のチャンネルに他方のチャンネルに対するスキューが生じていても問題はありません。それにより、以降の測定に向けてゲイン誤差やオフセット（光プローブで一般的な問題）が補正されていること、あるいは少なくとも既知の値になっていることが保証されます。なお、光プローブは、調整に使用するデータを収集する前に熱的な面で安定させておく必要があります。また、ゲインとオフセットの設定は記録しておくとよいでしょう。それらが役に立つケースは少なくありません。
測定用の設定が完了したら、設計上の最大電力を出力させる前に実施しておくべきことがあります。それは、可能な限りストレスを低く抑えられる電圧と電流（降圧であれば低めのVIN、昇圧であれば高めのVIN）の条件下で基準になる測定を行っておくというものです。ゲートにおけるオーバーシュートは、入力電圧と出力電流の関数として変化します。そのため、設計に余裕がない場合には、限界レベルのストレスを加える前に問題が発生する可能性について把握し、修正を加えておくべきです。測定に使用するオシロスコープが基準カーソルを備えている場合、許容範囲の目印として、それらをGaN FET製品のデータシートに記載されたVGの上限値と下限値に配置しておくと便利です。スイッチ・ノードの波形を使用してトリガし、TGとBGのゲートに現れる波形を重ね合わせることで、デッド・タイムの最適な状態を把握することができます。理想的には、差動プローブまたは光プローブを使用してTGに現れる波形を観測するとよいでしょう。また、グラウンドを基準として測定を実施する必要がある場合、可能であればオシロスコープのトレース演算機能を使用します。具体的には、それによってTGの入力信号からスイッチ・ノードの入力信号を減算します。そのようにして、解析を実施するための仮想的なグラウンドを基準としたトレースを取得するとよいでしょう。
まとめ
本稿で説明したレイアウト、プロービング、データ収集に関する手法を活用すれば、LTC7890/LTC7891とGaN FETを使用した設計の堅牢性については、かなりの自信が得られるはずです。実験室でプロトタイプを用意し、スイッチング波形を正確に取得したら、設定を調整してゲートの駆動信号を最適化することができます。これについては、本稿のPart 2で解説します。
