概要
結合インダクタを使用して構成した多相降圧コンバータでは、それぞれの結合相内で電流リップルが相殺されます。このことは、システムにとって大きなメリットになります。実際、この結合インダクタを利用する変換技術は非常に有望なものです。ただ、これについては1つ注目すべきことがあります。実は、多相降圧コンバータにおいて、トータルの出力電流リップルの大きさは、結合インダクタを使用した場合でもディスクリートのインダクタを使用した場合でも同じになるのです。本稿では、この出力電流リップルに関する驚くべき事実について詳しく解説します。また、出力電圧リップルと降圧コンバータ全体の性能に影響を及ぼす要因について考察します。
はじめに
多相降圧コンバータは、多くの出力電流を必要とするアプリケーションで広く使われています。例えば、サーバ、AI、データ・センター、クラウド・コンピューティング、通信、自動車といった分野では、この種のコンバータ（電圧レギュレータ）が活用されています。
インダクタの電流リップルは、設計時の様々な選択にかかわる重要なパラメータです。実際、効率や出力電圧リップル、過渡応答、ソリューションのサイズといった性能指標にそのリップルの影響が及びます。本稿では、この電流リップルについて詳しく解説していきます。
図1（a）に示したのが、多相降圧コンバータの構成例です。これは、ディスクリートのインダクタ（Discrete Inductor。以下、DL）を用いた従来の手法を表しています。一方、図1（b）は図1（a）のDLを結合インダクタ（Coupled Inductor。以下、CL）に置き換えたものです1～9。多相降圧コンバータでは、全相（1～Nph）を対象として、波形のインターリーブを最適化するための位相シフトを適切に確保することが重要になります。そうすれば、出力コンデンサCOに加わるトータルの出力電流リップルを最小限に抑えられるはずです。結果として、出力電圧リップルの最小化も期待できます。CLを使用する場合にも、最高の性能を得るためには適切な位相シフトを確保することが重要です。
図1. 多相降圧コンバータの構成例。（a）はDLを使用する場合、（b）はCLを使用する場合の回路構成を表しています。
従来の多相降圧コンバータについては、式（1）を用いることにより、各相の電流リップルを計算することができます。ここで、Dはデューティ・サイクル、VOUTは出力電圧、VINは入力電圧、Lはインダクタンスの値、FSはスイッチング周波数です。また、デューティ・サイクルDは、VOUT/VINに等しくなります。DLを同じ値のCL（ここでは、値がLの漏れインダクタンス）で置き換え、相互インダクタンスLmを追加したと仮定しましょう。すると、CLの電流リップルは式（2）で表すことができます6。また、性能指数（FOM：Figure of Merit）は式（3）で表されます。Nphは結合相数、ρは結合係数です。このρは式（4）によって表されます。jはデューティ・サイクルを適用可能な間隔を定義するランニング・インデックスであり、式（5）で表されます。
一般に、DLを使用する場合よりもCLを使用する場合の方がFOMの値は大きくなります6。ここで、DLを使用する場合の式（1）とCLを使用する場合の式（2）を比較してみましょう。そうすると、電流リップルの相殺（キャンセル）という面ではCLを使用する場合の方が非常に有利になることがわかります。つまり、インダクタンスがLでその過渡特性が同等である場合、CLを使用する方が電流リップルはかなり小さくなるということです。そうすると、FSを低く設定することで効率を向上できる可能性が高まります。あるいは、インダクタンスの値を低く設定して過渡応答を高速化したり、磁性部品や出力コンデンサの値を小さく抑えたりすることができるかもしれません。すなわち、CLを採用すれば、ソリューションのサイズの縮小や効率の大幅な向上といった様々なメリットが得られるということです。
トータルの出力電流リップル
インターリーブ型の多相コンバータには明確な長所があります。それは、複数のインダクタの電流が同じ回路網に流れる際、トータルの電流リップルを低減できるというものです10、11。一般に、多相降圧コンバータでは、出力コンデンサCOに流れ込むトータルのAC電流の量が少なくなります。これについては、以下の式が成り立ちます。出力コンデンサのAC電流が減ると、出力電圧リップルも小さくなります。また、効率がやや向上するというメリットが得られます。更に、入力コンデンサのリップルにも改善が見られます。このようにいくつかのメリットが得られるのですが、以下では、インダクタの電流リップルとそれが出力に及ぼす影響に注目することにします。
式（1）からわかるように、DLを使用する場合、電流リップルの振幅はD = 0.5のときに最大になります。その最悪値によって式（6）を正規化すると、電圧、周波数、インダクタンスを消去できます。つまり、多相降圧コンバータのトータルの出力電流リップルを正規化すると、以下の式（7）が得られます。
これを使用すれば、正規化されたトータルの電流リップルをデューティ・サイクルの関数としてプロットすることができます（図2）。なお、上記の内容は、消去されたすべての条件が維持されていることを前提にしています。その点には注意してください。図2を見ると、Nph = 1の場合の電流リップルは、予想どおり単相コンバータの電流リップルと等しくなっています。このことは注目に値します。より多くの相（1～Nph）を使用し、各相の間に360/Nph°の位相シフトを設定して並列化を行ったとします。その場合、出力電流が相数に比例して増大し、より多くの電力を供給できるようになります。それだけでなく、出力コンデンサに流れ込むトータルのリップル電流が劇的に減少することも図2から見てとれます。つまり、システム性能の向上を図る上で、複数の相をインターリーブする手法を採用すれば大きなメリットが得られるということです。なお、このメリットはDLを使用した場合にもCLを使用した場合にも享受できます。非結合のDLを使用した場合とCLを使用した場合を比較すると、各相の電流波形が異なることがあります。ただ、トータルの電流（多相降圧コンバータの総出力電流）は同じ波形になります。実際、式（6）と式（7）は、DLとCLのうちどちらを使用した降圧コンバータでも成り立ちます（但し、CLを使用する場合にはNph > 1が条件になります）。図3、図4、図5に示したのは、6相降圧コンバータのシミュレーション結果です。ここでは、VIN = 12V、VOUT = 1.0V（つまりD = 0.0833）、L = 50nH、FS = 600kHzの各値を設定しました。この条件の下、電流リップルがどのようになるのかを確認しています。各図（下）の赤い線で示したのが、出力に現れる6相トータルの電流リップルです。図3（a）には、50nHのDLを使用した場合（Lm = 0）の結果を示しました。図3（b）では、6×50nHのCLを使用し、Lm = 20nHとしています。図4は、6×50nHのCLを使用しつつ、より強い結合を適用した場合のシミュレーション結果です。図4（a）ではLm = 50nH、図4（b）ではLm = 200nHとしました。ここで、図4（b）の条件は、市販の6相結合インダクタ「CL1010V1-6-R050-R」（CL = 6×50nH、Lm = 200nH）を使用する場合に相当します。図5（a）、図5（b）も6×50nHのCLを使用する場合のシミュレーション結果です。但し、Lmとしてそれぞれ1μH、10μHという極めて大きな値を設定しています。実際には、このような条件に対応する実装は困難です。図5は非現実的な例であることに留意してください。
CLを使用する場合、電流リップルが相殺されるという明確なメリットが得られます。また、相互インダクタンスを大きくするほど、各相に対応するリップル電流は収穫逓減（diminishing return）に達するまで劇的に減少します。ここで言う収穫逓減とは、Lmをより大きな値に設定しても電流リップルが低減される比率が小さくとどまる点のことを指します。なお、図5は電流リップルに関する傾向を示すためだけに用意したものです。1μHや10μHといった過大なLmを使用すると、CLのサイズと恐らくはDCR（直流抵抗）に顕著な影響が及ぶことになるでしょう。
ここでは、50nHのDLを使用した図3（a）と、6×50nHのCLと200nHのLmを使用した図4（b）に注目します。2つの結果における各相の電流の振幅を比較してみましょう。すると、DLではなくCLを使用すれば、各相の電流リップルが1/4に（30.63Aから7.7Aに）低減されることがわかります。ただ、各相の電流波形が大きく異なっていても、トータルの出力電流リップルを表す赤い曲線は同等になっています。ここが注目すべきポイントです。つまり、トータルの出力電流リップルは、図3（a）のLm = 0を含めてLmの値には依存しないということです。ここで図6をご覧ください。これは、式（1）、（2）、（6）を用いて算出した各相の電流リップルの値をプロットしたものです。図3～図5のシミュレーション結果を見ると、各相のリップル波形におけるピークtoピークの振幅は、図6に示した計算値と一致していることがわかります。ここまでは、VIN = 12V、Nph = 6、FS = 600kHzという特定の条件に注目して解説を進めてきました。VOUT = 1.0Vの場合であれば、6相トータルの出力電流リップルは、Lmの値にかかわらずピークtoピークで16.6Aという一定の値になります。これについてはどのように理解すればよいのでしょうか。Lmの値が増加すると、それに従って電流リップルは低減し、各相の電流はより類似したものになります。その結果、それらのピークが効果的に合算されてトータルの出力が得られます。つまり、各相に対応するリップルは結合によって約1/Nphに低減されますが、その後、Nph個の類似するリップルのピークが出力で加算されることになります。その結果、トータルの出力電流リップルは同等になると考えることができます。これについては、非常に大きなLmを使用した図5の波形を見ると特に顕著であることがわかります。複数の相のインターリーブによってトータルの電流リップルは相殺されますが、その効果はインダクタの値が同じであれば一貫して同等になるということです。但し、この相殺の効果がどのようにして生じるのかという点には違いがあります。DLを使用する場合には、この相殺の効果は主に出力回路網で生じます。一方、CLを使用する場合、インターリーブとリップルの相殺の効果については、その大部分が上流の各相の電流にもたらされることになります。
なお、図6に示したすべてのプロットは、最大電流のスルー・レート（トランジェント）について同等の制限が存在する場合に対応しています。いずれの相についても、インダクタンスの値を50nHに設定していることに注意してください。
出力電圧リップルへの影響
ここまでは、出力電流リップルについて検討を進めてきました。では、出力電圧リップルについて簡単に理解するにはどうすればよいのでしょうか。そのために、次のように考えることにします。まず、トータルの出力電流リップルは、複数の出力コンデンサの実効的な等価直列抵抗（ESR）を流れます。その結果、ESRの値に正比例する電圧降下が生じます。その電圧降下は、コンバータの出力に定常状態の電圧波形として現れます。より詳細な分析を行う場合には、各出力コンデンサの実際の容量に加えて、コンデンサの寄生成分や基板レイアウトに依存する寄生成分を考慮しなければなりません。とはいえ、一般的な予想として、出力に現れるトータルの電流リップルが大きいほど、出力電圧のリップルも大きくなるはずです。このことは、CLに関する制約になる可能性があります。前掲の図3～図5は、同一の条件下における各相の電流リップルを比較するために示したものです。それらの図から、値が等しいインダクタンスを使用する場合、トータルの出力電流リップルは同等になることがわかりました。しかし、現実のアプリケーションにおいて、図3（a）の例のように30.6AのリップルがDLに生じるとどうなるでしょうか。そうすると、1相あたり30A～50Aという負荷電流の標準的な目標範囲を超えてしまう可能性があります。そのような場合には、FSの値を高くするか、DLの値を大きくすることで対応を図ることになるでしょう。多くの場合、CLの長所を活かすためには、DLを使用する設計とCLを使用する設計の間で各相の電流リップルが同等に（そして許容可能な値に）なるよう維持しなければなりません。CLの長所を活かせるケースは2つ考えられます。1つは、高い効率を得るためにFSを非常に低く設定する場合です。もう1つは、インダクタンスの値をより小さく設定し、過渡応答の高速化と出力コンデンサの小型化を図りたい場合です8。DL、CLをそれぞれ使用する場合に各相の電流リップルが同等であっても、CLを使用する場合のトータルの出力電流リップルはより大きくなる可能性があります。
多相コンバータを設計する際には、それ以外にも考慮すべきことがあります。通常、標準的な多相コンバータでは、出力段を一列に並べ、それぞれに対してインダクタと出力コンデンサを配置します。CLを使用する場合にも、レイアウトは同様のものになります。その場合、VOUTのネットは、シミュレーションのように単一のポイントで接続されるわけではありません。そうではなく、各相の電流が様々な距離を流れる分散型の回路網が構成されます。また、コンデンサも、出力インダクタのリード線の列に沿って分散されます。それらの内部や間には寄生成分も存在します。つまり、基板レイアウトに依存する寄生成分と出力コンデンサの寄生成分が分散した回路網が形成されます。それにより、位相差の大きい波形がより迅速かつ効果的にフィルタリングされます。個々のコンデンサは、遠くのピンと比べて、近くの出力インダクタのピンからの電流リップルをより多く伝導するようになります。通常、セラミック・コンデンサでインピーダンスが最小になるのは1MHz～2MHzより周波数が高い領域です。そのため、1MHzより低いFSの主な高調波の電流リップル（DLを使用した図3（a））は、スイッチング周期ごとに複数の電流ピークが生じる波形（CLを使用した図4（b）など）と比べて減衰量が小さくなる可能性があります。また、出力コンデンサのESRと等価直列インダクタンス（ESL）によって形成されるポールとレイアウトの寄生成分を考慮すると、高周波成分を含む波形ほど減衰量が大きくなることが予想されます。
もう1つ考慮すべきことがあります。CLを使用する場合のトータルの出力電流リップルが、DLを使用する場合よりも数学的には大きいと仮定しましょう。その場合も、各相の電流は同程度になります。実際には、CLを使用する場合、各相のリップル電流の振幅はやや小さくなるケースが少なくありません。CLを採用すれば、VOUTのネット（DLを使用する場合）からスイッチングする各相までにわたり、電流リップルを相殺する効果がもたらされます。
図7に、多相降圧コンバータの実装例を示しました。これを見れば、標準的な部品の配置とレイアウトがどのようになるかがわかるでしょう。この例において、出力電圧は、負荷であるCPUやGPUに供給されます（そのソケットの領域を大きな四角形で示してあります）。出力コンデンサのアレイは、負荷の領域の下部に配置されています。
図7には、VOUTの検出ポイントが示してあります。このポイントは、出力電圧を検出するために負荷のソケットの中央部に設けてあります。図8に示したのは、このポイントでVOUTの電圧リップルを観測した結果です。この評価は、VIN = 12V、VOUT = 1V、FS =600kHzという条件で実施しました。図8（a）に示したように、100nHのDLを使用して6相の電圧レギュレータを構成した場合、最大電圧リップルは10.11mVになります。図8（b）は、6×100nHのCLを使用した場合の結果です。図8（a）と比べて電圧リップルの値はわずかに改善されて最大10.05mVとなっています。図8（c）は、過渡応答を改善するためにインダクタとして6×50nHのCLを使用した場合の結果です。ご覧のように電圧リップルはわずかに増大し、14.91mVになりました。ただ、この増分は無視できるレベルだと言えます。なぜなら、特に出力コンデンサを最小化するにあたっての制約は、一般的にはVOUTのリップルではなく、高速な過渡応答が得られるか否かになるからです。
図4（b）、図6に示したように、6×50nHのCLを使用した場合、各相の電流リップルはわずか7.7Aに抑えられます。一方、50nHのDLを使用する場合、各相の電流リップルは30.6Aにも達します。この大きな電流リップルは、DLの値を100nHに高めれば、それに比例して15.3Aまで減少します（過渡応答は犠牲になります）。ただ、6×50nHのCLを使用する場合と比べればリップルの大きさは2倍のままです。このことから、DLを100nHに変更したとしても、効率に影響が及ぶと予想されます。
過渡応答への影響
6×50nHのCLを使用して6相降圧コンバータを構成した場合、50nHのDLを使用した場合と同等の過渡応答が得られます。しかも、電流リップルについては大きなメリットがもたらされます。ここでは、DLの値を100nHに高めて、6×50nHのCLとのリップルの差を縮めてみます。図9は、6×50nHのCLを使用する場合と100nHのDLを使用する場合の過渡応答を比較したものです。
これらの測定は、VIN = 12V、VOUT = 1V、FS = 600kHzという条件で実施しました。また、出力電圧のアンダーシュートとオーバーシュートをわかりやすく示すために、負荷ラインの設定を0.132mΩという小さな値に変更しました。この方法であれば、いくつかの出力コンデンサを除去するよりも簡単に試すことができます。予想どおり、出力電圧が低い（例えば、VOUT < VIN/2）場合には、出力電圧のピークtoピークの過渡応答においてオーバーシュートが支配的になります。
図9は、負荷がステップ状に変化する場合のピークtoピークの出力電圧を示したものです。ここでは、負荷の変化量を240A（1相あたり40A）に設定しています。図9（a）は、6×50nHのCLを使用した場合の結果です。この条件ではdVOUTが81.2mVとなっています。一方、図9（b）は100nHのDLを使用した場合の結果です。ご覧のとおり、dVOUTは153.3mVに達しています。ここで、図9の上部に示したPWM信号に注目してください。フィードバック・ループは瞬間的に機能するものではありませんが、オーバーシュートはPWMのパルスが完全に欠如している期間に生じています。これは、スイッチングが生じなくてもすべての相がプルダウンされ、過渡応答はインダクタの電流のスルー・レートだけによって制限されるということを意味します。これにより、6×50nHのCLを使用する場合と100nHのDLを使用する場合を比較すると、ピークtoピークの出力電圧にほぼ2倍の差が生じることの理由を説明できます。
図9の波形を見ると、VOUTのリップルは大きな問題ではないことがわかります。出力電圧がピークtoピークで変化する場合、大きな過渡的な変動が支配的になるからです。出力コンデンサの最小値は、VOUTのリップルではなく、過渡応答の仕様によって決まることになります。
最後に、現実のアプリケーションで出力電圧がピークtoピークの変化を示す場合の過渡応答について考えてみます。100nHのDLを使用する場合、過渡応答がより遅くなります。6×50nHのCLを使う場合と同等の過渡応答を得るためには、2倍近い出力コンデンサが必要になります。加えて、同じスイッチング周波数を使用するとしたら、100nHのDLを使用する場合の電流リップルは2倍の大きさになります。このことは、2つの理由から効率に影響を及ぼす可能性があります。1つは、大きな電流リップルによって回路全体の電流波形の実効値が増大し、DLのAC損失が大きくなるというものです。もう1つは、リップルを低減するために必要なスイッチング周波数が高くなり、それに比例してスイッチング損失が多くなるというものです。
まとめ
CLを使用して多相コンバータを構成すれば、従来の方法と比較してシステムには様々なメリットがもたらされます。それらのメリットについては、優先度やアプリケーションに応じ、何をどのように重視するのかという観点から最適化することができます8～10。本稿で説明したように、多相降圧コンバータのトータルの電流リップルは、インダクタンスの値が同一であるなら、DLを使用する場合でもCLを使用する場合でも同等になります。これは、直感に反する興味深い事実だと言えるでしょう。CLの長所を活かそうとした際、各相の電流リップルは低減されるものの、トータルの出力電流リップルは増大するケースは少なくありません。これは、CLを使用する場合の潜在的な欠点だと言えるでしょう。しかし、この欠点は、CLによってコンバータの出力から上流に向かって各相のインターリーブが効果的に行われることと、分散された複数の出力コンデンサのフィルタ効果によって緩和されるはずです。そのため、トータルの出力電流リップルが増大することを踏まえつつ、敢えてCLを使用するという選択肢が生まれます。そうすれば、DLを使用する場合と比べて、離れた位置にある各相の出力ピンの間でより良い状態で混合が実現されるようになるからです。また、CLの各相の電流は、通常、周波数成分が高くピークtoピークが小さくなります。そのため、多くの場合、出力コンデンサの寄生成分とレイアウトに依存する寄生成分が分散した回路網によるフィルタ効果がうまく働きます。CLの長所を活かして過渡応答や効率を改善したい場合、通常はVOUTのリップルがごくわずか増大することになるでしょう。
多くの多相アプリケーションにおいて、出力コンデンサの最小値は、VOUTのリップルではなく、高速かつ大きなステップ状の変化に対する過渡応答の仕様に応じて決定されることになるでしょう。このことから、トータルの電流リップルに配慮する必要性が更に軽減されます。また、より多くの負荷電流が必要な場合、相数（Nph）を増やすことになるはずです。このことから、一般的には次のようなことに注意しなければならなくなります。まず、ステップ状の変化に対する過渡応答はNphの数に比例して悪化すると予想されます。また、必要な出力コンデンサの最小値もそれに比例して大きくなります。しかし、出力におけるトータルの電流リップルは、並列にインターリーブされる相の数が増えるに従い大幅に小さくなります。このことは、DLを使用する場合にもCLを使用する場合にも当てはまります。つまり、一般的には出力電圧リップルについては、あまり配慮する必要はないということです。通常、CLを使用する方法は、過渡応答の高速化や効率の向上につながります。そのため、トータルの出力電流リップルが増大する可能性があることは、設計上の重要な要素にはならないはずです。とはいえ、過渡応答が遅く、Nphの数が少ないアプリケーションでは、VOUTのリップル性能を確認すべきです。そのような場合には、出力コンデンサの最小値を決める上で、過渡応答よりもVOUTのリップルが支配的な要因になる可能性があるからです。
参考資料
1 Aaron M. Schultz、Charles R. Sullivan「Voltage Converter with Coupled Inductive Windings, and Associated Methods（結合誘導巻線を備える電圧コンバータ、それに関連する方法）」U.S. Patent 6,362,986、2001年3月
2 Jieli Li「Coupled Inductor Design in DC-DC Converters（DC/DCコンバータ向けの結合インダクタの設計）」理学修士（M.S.）論文、Dartmouth College、2001年12月
3 Pit-Leong Wong、Peng Xu、P. Yang、F. C. Lee「Performance Improvements of Interleaving VRMs with Coupling Inductors（結合インダクタによるインターリーブ型VRMの性能の改善）」IEEE Transactions on Power Electronics、Vol. 16、No. 4、2001年7月
4 Yan Dong「Investigation of Multiphase Coupled-Inductor Buck Converters in Point-of-Load Applications（結合インダクタによって構成したPOLアプリケーション向け多相降圧コンバータに関する研究）」博士（Ph.D.）論文、Virginia Polytechnic Institute and State University、2009年7月
5 Alexandr Ikriannikov、Di Yao「Addressing Core Loss in Coupled Inductors（結合インダクタのコア損失への対処）」Electronic Design News、2016年12月
6 「Coupled Inductor Basics and Benefits（結合インダクタの基礎、その長所）」Analog Devices、2022年10月
7 Alexandr Ikriannikov「Evolution and Comparison of Magnetics for the Multiphase DC-DC Applications（多相DC/DCアプリケーション向けの磁性部品の進化／比較）」IEEE Applied Power Electronics Conference、2023年3月
8 Alexandr Ikriannikov、Di Yao「Converters with Multiphase Magnetics: TLVR vs CL and the Novel Optimized Structure（マルチフェーズ向けの磁性部品を採用したコンバータ：TLVR、結合インダクタ、新たな最適化構造の比較）」PCIM Europe、2023年5月
9 Alexandr Ikriannikov、Brad Xiao「Generalized FOM for Multiphase Converters with Inductors（インダクタを使用して構成した多相コンバータのFOMの一般化）」IEEE ECCE 2023、2023年10月
10 Brett Miwa「Interleaved Conversion Techniques for High Density Power Supplies（高密度の電源に適したインターリーブ型変換技術）」博士（Ph.D.）論文、Massachusetts Institute of Technology、1992年5月
11 Tim Hegarty「Benefits of Multi-phasing Buck Converters（多相降圧コンバータの長所）」EE Times、2007年11月
