概要
電源回路の設計については、フットプリントの共通化を目指すという考え方（以下、共通フットプリント戦略）が存在します。実際、お客様の中には、コントローラ、出力段、磁気部品など、電圧レギュレータを構成するすべての部品を複数のメーカーから入手できるようにしておきたいと考えている方がいらっしゃるでしょう。共通フットプリント戦略は、そのための手段の1つです。アナログ・デバイセズは、価格だけを差別化要因として競争に参加するのは好ましいことだと考えていません。システムの性能を大幅に向上させる結合インダクタのIP（Intellectual Property）を開発することにより、お客様に対してシステム・レベルの大きな価値を提供していきます。
はじめに
データ・センター、AI、通信といった分野のアプリケーションでは、入力電圧が12Vの多相降圧レギュレータが広く使用されています。図1（a）に示したのは、従来の8相降圧レギュレータの外観です。この例では、ディスクリートのインダクタ（Discrete Inductor。以下、DL）が業界標準とも言える1相当たり8.3mmのピッチで1列に配置されています。これの代替となるソリューションを図1（b）に示しました。ご覧のように、図1（a）と全く同じレイアウトを採用しています。ただ、図1（b）の回路では、8個のDLを2個の4相結合インダクタ（Coupled Inductor。以下、CL）に置き換えています。
では、お客様はなぜこのような代替案を検討しているのでしょうか。また、アナログ・デバイセズは、なぜこのような独自のソリューションを開発しているのでしょう。その答えは、CLを使用することにより、性能指数（FOM：Figure of Merit）が大幅に向上するからです。但し、お客様によって何を優先するのかは大きく異なります。そのため、FOMの向上はトレードオフの対象として扱われることもあります。共通フットプリント戦略というのは、単純に表現すれば、すべてのフットプリントを共通化するということです。ソリューションのサイズが同じであるなら、最適化の焦点は効率の向上に絞られることになります。
ここで、DLとCLの基本的な原理とそれに関連する差異について考えてみましょう。従来の降圧レギュレータの場合、各相の電流リップルは以下の式によって表すことができます。
ここで、VINは入力電圧、VOは出力電圧、Lはインダクタンス、Dはデューティ・サイクル（VO/VIN）、FSはスイッチング周波数です。一方、漏れインダクタンスがLK、相互インダクタンスがLmの結合インダクタを使用する場合、電流リップルは以下の式で表せます1。
また、上の式に含まれるFOMは以下の式で表現できます。
ここで、Nphは結合する相の数、ρは結合係数、jはデューティ・サイクルの適用可能な期間を定義するランニング・インデックスです。ρとjは、それぞれ以下の式（4）、式（5）で表されます。
CLを使用すれば、DLを使用する場合と比べて電流リップルをより相殺することができます。式（1）と式（2）を比較すると、FOMは、そのメリットを反映する差別化要因であることがわかります。ただ、FOMの値は多くの事柄によって左右されます。一般的に言えば、CLを使用する場合、FOMはかなり大きな数値になることがあります。つまり、一見、CLを使用すれば性能が大きく向上するということになりそうです。しかし、実際にはFOMの面で優位であるということだけで、性能の大きな向上が保証されるわけではありません。電源システムを設計する際には、目標となる優先順位に応じ、FOMの向上をうまく活用するというアプローチが適切でしょう。
CLの最適化
ここで、図2をご覧ください。この図を作成するに当たっては、まずVINが12VでVOが1Vのリファレンス設計を出発点とし、100nHのDLを使用した場合に基準になる性能が得られるようにしました。そして、Nphが4の場合を対象とし、CLを使用した場合のFOMの値をプロットしています。各プロットは、結合係数Lm/LKをパラメータとして使用し、実用的な面でも合理的ないくつかの値に変更した場合の結果です。Lm/LK = 0の赤いプロットはDLを使用した場合のものであり、FOMは1になります。つまり、このプロットを基準として使用しています。ここでの目的は、同じ出力容量Coを使用するという条件の下で同等の過渡応答が得られるようにすることです。そのため、CLの漏れインダクタンスとしては100nHという値を選択しています。図2からも明らかなように、式（4）の結合係数を最大化するには、Lmの値をできるだけ大きくする方法が有効です。これについては、稿末に示した参考資料1「Coupled Inductor Basics and Benefits（結合インダクタの基礎、それがもたらすメリット）」と参考資料2「Addressing Core Loss in Coupled Inductors（結合インダクタのコアで生じる損失に対処する）」でも説明されています。実際、その方法はFOMの向上につながります。所定のサイズ（hが12mm、1相当たりのピッチが8.3mm）では、Isatが極めて保守的な25Aという条件の下で（相間の電流のアンバランスをどれだけ許容できるのかに関連します）、Lm = 260nHという妥当な値が達成されました。CLの負荷容量は、LKに対するIsatの値で定義されます。ただ、このCLの設計では、その値が1相当たり100A（105℃における）を超えており、DLのIsatの定格を上回っていることに注意してください。
12Vから1Vへの降圧アプリケーションでは、デューティ・サイクルDの値は約0.083になります。図2に示したように、Lm/LK= 2.6という保守的な値の場合、FOMは2.5以上の値になります。このことから、CLを使用する場合、電流リップルを抑えるためにFSの値を1/2にしても問題ないということが示唆されます。そうすれば、いくつかの要因による損失がFSに比例して減少します。つまり、効率が大幅に向上するはずです。
一般に、Lmを増加させることは電流リップルの低減に向けて有利に働きます。ここで、図3をご覧ください。この図は、Lmが260nHである場合に対応しています。この図から、Lmを更に大きくしても改善が非常に限定的になる収穫逓減の状態に陥ることはなさそうです。Lmの値を更に大きく設定すれば、電流リップルのほとんどが打ち消し合うというメリットが得られるでしょう。
ここで、基準になる100nHのDLを使用した設計（FS =800kHz）と、4×100nH（Lmは260nH）の4相CLを使用した設計を比較します。図4は、VINが12Vという条件でそれぞれに対応する電流リップルをプロットしたものです。これを見ると、CLを使用するソリューションでは、FSが800kHzではなく400kHzであっても構わないことがわかります。そのようにしても、100nHのDLを使用する場合（FS = 800kHz）と比べて電流リップルが小さく抑えられるからです。ピークtoピークのリップルが小さくなるということは、伝導損失を含めて、回路上のあらゆる波形の実効値が小さくなるということを意味します。FSを1/2に低下させれば、それが主な理由となって効率も向上するはずです。なぜなら、スイッチング損失、FETのボディ・ダイオードでデッド・タイムに伴って生じる損失、逆回復に伴う損失、ゲートの駆動に伴う損失などが大幅に減少するからです。効率が最も大きく向上するのは、AC損失が目立つようになる軽負荷時であることに注意してください。ただ、スイッチング動作に伴って遷移する電圧と電流のオーバーラップなど、一部の損失は負荷電流に比例します。そのため、全負荷時にも効率は向上します。
図5に、4×100nHのCLの外観を示しました。リードの配置は、複数のメーカーの製品や代替品となるDLのフットプリントに準拠するように設計されています。
実測評価の結果
図6に、2種類の降圧レギュレータの過渡応答を示しました。この例では、100nHのDLを使用した場合（FS = 600kHz）と4×100nHのCLを2個使用した場合（FS = 400kHz）の過渡応答を比較しています。電流のスルー・レートと出力容量が同じである場合には、予想どおり同等の過渡応答が得られています。CLを使用する場合にFSを下げると、フィードバックの帯域幅が狭くなる可能性があります。ただ、これについては多相のトポロジによって問題が緩和されます。また、結合された相では、フィードバック・ループの位相マージンが効果的に増加します。このことも、帯域幅の問題の緩和に寄与します。ある相におけるデューティ・サイクルの過渡的な変化に応じて、すべての相が同時に変化するからです。
続いて、図7をご覧ください。これは、様々なFSにおける効率を比較したものです。DLを使用した場合の効率は破線で示し、CLを使用した場合の効率は実線で示しています。Fsが高ければ、CLを使用する場合もDLを使用する場合も電流リップルは小さく抑えられます。そのため、効率は同程度になります。しかし、CLには電流リップルの面で大きな優位性があります。したがって、CLを使用する場合にFSを下げると、電流リップルの増加による影響をあまり受けることなく、全体的な損失を大幅に削減することができます。DLを使用するソリューションでも、FSが低いほど効率は向上します。ただ、そのペースは徐々に遅くなります。なぜなら、非常に大きな電流リップルによって波形の実効値が悪化し、コアにおける損失とACRの損失が非線形に増加するからです。その結果、DLを使用する場合と比べてCLを使用する場合の効率はピーク時で1%、全負荷時で0.5%高くなります。それに伴い、熱性能も向上します。
まとめ
本稿では、共通フットプリント戦略の下でDLを使用した設計とCLを使用した設計を比較しました。それぞれの設計は、12Vから約1Vに降圧するアプリケーションを対象とし、同一のフットプリント、同一の全体サイズで実現しました。結果として、4相のCLの長所を活かすことにより、過渡応答を維持しつつ、効率を大幅に改善できることが明らかになりました。実測評価の結果は、FOMベースの設計と最適化の戦略の有用性を裏づけています。また、CLとしては、アナログ・デバイセズが開発したものを使用しました。その場合の全体的な性能の向上は、当社のIPの優位性を表しています。
参考資料
1 Alexandr Ikriannikov「Coupled Inductor Basics and Benefits（結合インダクタの基礎、それがもたらすメリット）」Maxim Integrated、2021年8月
2 Alexandr Ikriannikov、Di Yao「Addressing Core Loss in Coupled Inductors（結合インダクタのコアで生じる損失に対処する）」Electronic Design News、2016年12月
Aaron M. Schultz、Charles R. Sullivan「Voltage Converter with Coupled Inductive Windings, and Associated Methods（結合誘導巻線を備える電圧コンバータとそれに関連する方法）」米国特許 6,362,986、2001年3月
Jieli Li「Coupled Inductor Design in DC-DC Converters（DC/DCコンバータ向けの結合インダクタの設計）」修士論文、Dartmouth College、2002年
Pit-Leong Wong、Peng Xu、Bo Yang、Fred C. Lee「Performance Improvements of Interleaving VRMs with Coupling Inductors（結合インダクタを用いたインターリーブ型VRMの性能の改善）」 IEEE Transactions on Power Electronics、Vol. 16、No. 4、2001年7月
Yan Dong「Investigation of Multiphase Coupled-Inductor Buck Converters in Point-of-Load Applications（POLアプリケーションで使用する多相結合インダクタ・ベースの降圧コンバータに関する研究）」博士論文、Virginia Polytechnic Institute and State University、2009年
Alexandr Ikriannikov「Coupled Inductor with Improved Leakage Inductance Control（漏れインダクタンスの制御を改善した結合コンデンサ）」米国特許 8,102,233、2009年8月
Alexandr Ikriannikov「Evolution and Comparison of Magnetics for the Multiphase DC-DC Applications（多相DC/DCアプリケーション向け磁気部品の進化と比較）」IEEE Applied Power Electronics Conferenceでの業界セッション、2023年3月
Alexandr Ikriannikov、Di Yao「Converters with Multiphase Magnetics: TLVR vs. CL and the Novel Optimized Structure （多相磁気部品を用いたコンバータ - TLVR、結合インダクタ、新たな最適化構造の比較）」PCIM Europe 2023; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management、2023年5月
Alexandr Ikriannikov、B. Xiao「Generalized FOM for Multiphase Converters with Inductors（インダクタを用いる多相コンバータのFOMを一般化する）」IEEE Energy Conversion Congress and Exposition (ECCE)、2023年10月
