PHY1068

ファイバチャネルアクティブイコライザおよびリタイミング

レガシーバックプレーン用高性能イコライザ

利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

Viewing:

製品情報

  • 8.5Gファイバチャネル用に最適化
  • 完全集積イコライザおよびフェーズアルゴリズムによって、ファームウェア開発を最小化
  • 低レイテンシ:15ns
  • ユーザー設定が可能なプリエンファシスドライバ
  • システム試験および設計検証用のPRBSおよびBERT内蔵
  • ロスオブシグナル(LOS)およびロスオブロック(LOL)アラーム
  • 2線式またはSPI™マイクロコントローラインタフェースの自動検出
  • 小型実装面積、5mm x 5mmの36ピンBGAパッケージ(0.8mmボールピッチ)
  • 最低限の外付け部品要件

PHY1068は、8.5Gbpsバックプレーンアプリケーションの大幅に延長された到達距離用に設計された設定可能なプリエンファシスを備えたアクティブイコライザおよびリタイミングドライバです。このデバイスは、入力AGC段を備えているため、ノイズ制限されたリンクに対する十分な感度を備えていると同時に、その強力なイコライザによって、バックプレーン環境に典型的な分散や反射によって劣化したデータを信号から抽出することができます。

高レベルの集積によって、必要な基板面積やファームウェア開発の複雑さが減り、コストと市場投入時間が最小限に抑えられます。デバイス出力ドライバに設定可能なプリエンファシスを備えているため、PHY1068は、広範なアプリケーションに使用することができます。

PHY1068は、高度なCMOSプロセスで製造され、RoHS準拠、36ピンBGAパッケージで提供されます。

アプリケーション

  • 8.5G銅バックプレーン
  • 2Gおよび4Gファイバチャネル銅バックプレーンの下位互換

PHY1068
ファイバチャネルアクティブイコライザおよびリタイミング
pdp-image-unavailable
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア/ドライバが見つかりませんか?

ドライバ/ソフトウェアをリクエスト

最新のディスカッション

PHY1068に関するディスカッションはまだありません。意見を投稿しますか?

EngineerZone®でディスカッションを始める

最近表示した製品