HMC7043B

新規設計に推奨

High-Performance, 3.2 GHz, 14-Output Clock Distributor with JESD204B/JESD204C Support

データシート (Rev. A) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • JEDEC JESD204B and JESD204C support
  • Low additive jitter: <15 fs rms at 2457.6 MHz (12 kHz to 20 MHz)
  • Very low noise floor: −155.2 dBc/Hz at 983.04 MHz
  • Up to 14 low-voltage differential signaling (LVDS), low-voltage positive emitter coupled logic (LVPECL), or current-mode logic (CML) type device clocks (DCLKs)
    • Maximum CLKOUTx/CLKOUTx and SCLKOUTx/SCLKOUTx frequency of 3200 MHz
    • JESD204B/C compatible system reference (SYSREF) pulses
    • 25 ps analog and one-half clock input cycle digital delay independently programmable on each of 14 clock output channels
  • Serial port interface (SPI)-programmable adjustable noise floor vs. power consumption
  • SYSREF valid interrupt to simplify JESD204B/C synchronization
  • Supports deterministic synchronization of multiple HMC7043B devices
  • RFSYNCIN pin or SPI-controlled SYNC trigger for output synchronization of JESD204B/C
  • GPIO alarm/status indicator to determine system health
  • Clock input to support up to 6 GHz
  • Available in 48-lead, 7 mm × 7 mm LFCSP package

The HMC7043B, which is a revised version of the HMC7043, is a high-performance clock buffer for the distribution of ultra-low phase noise references for high-speed data converters with either parallel or serial (JESD204B/C type) interfaces.

The HMC7043B is designed to meet the requirements of multicarrier GSM and LTE base station designs, and offers a wide range of clock management and distribution features to simplify baseband and radio card clock tree designs.

The HMC7043B provides 14 low noise and configurable outputs to offer flexibility in interfacing with many different components in a base transceiver station (BTS) system, such as data converters, local oscillators, transmit/receive modules, field programmable gate arrays (FPGAs), and digital front-end application-specific integrated circuits (ASICs). The HMC7043B can generate up to seven DCLK and SYSREF clock pairs per the JESD204B interface requirements.

The system designer can generate a lower number of DCLK and SYSREF pairs, and configure the remaining output signal paths for independent phase and frequency. Both the DCLK and SYSREF clock outputs can be configured to support different signaling standards, including CML, LVDS, LVPECL, and low voltage complementary metal-oxide semiconductor (LVCMOS), and different bias conditions to adjust for varying board insertion losses.

One of the unique features of the HMC7043B is the independent flexible phase management of each of the 14 channels. All 14 channels feature both frequency and phase adjustment. The outputs can also be programmed for 50 Ω or 100 Ω internal and external termination options.

The HMC7043B device features an RF SYNC feature that synchronizes multiple HMC7043B devices deterministically, that is, ensures that all clock outputs start with the same edge. This operation is achieved by rephasing the nested HMC7043B or SYSREF control unit/divider, deterministically, and then restarting the output dividers with this new phase.

The HMC7043B is offered in a 48-lead, 7 mm × 7 mm LFCSP package with an exposed pad connected to ground.

APPLICATIONS

  • JESD204B and JESD204C clock generation
  • Cellular infrastructure (multicarrier global system for mobile communications/GSM, long-term evolution/LTE, wideband Code-Division Multiple Access/W-CDMA)
  • Data converter clocking
  • Phase array reference distribution
  • Microwave baseband cards
HMC7043B
High-Performance, 3.2 GHz, 14-Output Clock Distributor with JESD204B/JESD204C Support
HMC7043B Pin Configuration HMC7043B Chip Illustration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア／ドライバが見つかりませんか？

ドライバ／ソフトウェアをリクエスト

最新のディスカッション

HMC7043Bに関するディスカッションはまだありません。意見を投稿しますか？

EngineerZone®でディスカッションを始める

最近表示した製品