最新情報 (1)
製品概要
機能と利点
- 最大6個のSHARCの外付け部品なしクラスタ
- 2D／3Dアレイ用 リンク・ポート
- 分散型バスのアービトレーション
- 連続したメモリ空間
- リンク・ポート：最大80MB/sec（各I/O）
- 外部ポート：320 MB/sec
- セマフォ用ハードウェアのサポート
製品概要
ADSP-21160M DSPは電話、医療イメージング、レーダ／ソナー電子機器、通信、3Dグラフィックとイメージングに最適化されたSHARCプロセッサです。ADSP-21160Mは単一命令複数データ（SIMD）アーキテクチャを採用しています。
2個の演算ユニット（ALU、バレル・シフタ、MAC、レジスタ・ファイル）を使用するので、ADSP-21160Mは各種DSPアルゴリズムに関してADSP-2106x対し5倍の性能にすることができます。この製品はADIの良く使用される第一世代のADSP-2106x SHARC DSPとコード互換です。ADSP-21160Mは他のSHARCのように高性能DSPアプリケーションに最適化された32ビット・プロセッサです。ADSP-21160Mは32ビット固定データ・タイプと（32ビット、40ビット）浮動小数点データ・タイプの両方を処理する80 MHzコア、デュアル・ポート4 Mビット・オンチップSRAM、マルチプロセシング支援付き統合型I/Oプロセッサ、I/Oのボトルネックを解消する複数の内部バスを内蔵しています。
ADSP-21160Mはマルチプロセシング・トポロジに最適化されています；SHARCはリンク・ポート又は外部ポートを介したマルチプロセシングをサポートします。下にクラスタとリンク・ポート・マルチプロセシングの図を示します。外部ポートを通して、追加のサポート・ロジックなしに最大6個まで21160Mを一緒に接続できます。この共有バスのアービトレーションはチップ上に集積されています。クラスタ内の各SHARCはすべてのSHARCの内部メモリへアクセスできます。オプションの外部メモリは、外部ポート接続を通して、同様に共有されます。
6個のリンク・ポートはマルチプロセシング・システムを外付け部品なしで接続する別の方法です。リンクとクラスタの両方は同時に使用でき、SHARC DSPが数百あるシステムは両方のペリフェラルを使用して開発できます。
速度は最大で、サイズは最小
ADSP-21160Mはこの性能クラスのプロセッサでは40%も小さな27mm x 27mm 400ボールPBGA（プラスチック・ボール・グリッド・アレイ）パッケージを採用しています。
1Wあたりの処理能力がより大きい
小型サイズと高性能に加え、21160Mの消費電力は1WあたりのMFLOPSに関し、新しいレベルを可能にします。 ADSP-21160Mの消費電力は2W（typ）で、1Wあたり240 MFLOPSの処理能力が可能です。これにより設計者は25WのPCIの電力制限以内でPCIカード上に複数のプロセッサを使用することができます。8個の21160M DSP（各々は480 MFLOPSの処理能力）を使用すれば、標準PCIカード設計で3.84 GFLOPSの処理能力を得られ、しかも他の回路用に9W残せます。
ADSP-21160Mは数百のいつでも使用可能なサードパーティのハードウェア製品とソフトウェア製品とADIの強力なVisual DSP++ 開発システムによってサポートされているので、開発、デバッグ、デプロイメントを早く、容易に行えます。
製品ライフサイクル
製造中
この製品ファミリーの1つ以上の型番が生産／供給中です。新規の設計に適していますが、より新しい代替製品を提供している場合があります。
評価キット (1)
参考資料
-
EE-112: Class Implementation in Analog C++11/14/2016PDF31 K
-
EE-356: エミュレータ／評価ハードウェアのトラブルシューティング・ガイド CCES 対応版 (Rev. 1)10/4/2012PDF0
-
• EE-356: Associated Files (Rev 1, 09/2012)
ZIP -
EE-332: Cycle Counting and Profiling (Rev. 2)8/18/2009PDF142 kB
-
• EE-332: Code example
ZIP -
EE-340: SPIによるSHARC®とBlackfin®間接続 (Rev. 1)7/11/2008PDF682 kB
-
• EE-340: Code example (Rev 1, 07/2008)
ZIP -
EE-323: Implementing Dynamically Loaded Software Modules (Rev. 1)3/8/2008PDF0
-
• EE-323: Associated Code
ZIP -
EE-330: Windows Vista Compatibility in VisualDSP++ 5.0 Development Tools (Rev. 1)8/31/2007PDF276 kB
-
EE-328: Migrating from ADSP-2106x/2116x to ADSP-2126x/2136x/2137x SHARC® Processors (Rev. 1)7/27/2007PDF101 kB
-
EE-175: Emulator and Evaluation Hardware Troubleshooting Guide for VisualDSP++ Users (Rev. 14)5/21/2007PDF183 kB
-
• EE-175: Associated Files
ZIP -
EE-56: Tips and Tricks on SHARC® EPROM and Host Boot Loader (Rev. 3)3/7/2007PDF108 kB
-
EE-84: External Port DMA Modes of Operation for SHARC Processors (Rev. 2)3/2/2007PDF99K
-
• EE-84: Code Example (Rev 2, 2/2007)
ZIP -
EE-223: In-Circuit Flash Programming on SHARC® Processors (Rev. 2)2/23/2007PDF258 kB
-
• EE-223: Code Example (Rev 2, 02/2007)
ZIP -
EE-253: Power Bypass Decoupling of SHARC® Processors (Rev. 1)12/5/2006PDF354 kB
-
EE-305: SHARC®プロセッサ採用システムのデザインとデバッグ (Rev. 1)11/15/2006PDF350 kB
-
EE-284: Implementing Overlays on ADSP-21160 SHARC® Processors (Rev. 1)3/20/2006PDF323 kB
-
• EE-284: Software Code
ZIP -
EE-270: Extended-Precision Fixed-Point Arithmetic on SIMD SHARC® Processors (Rev. 1)7/8/2005PDF86 kB
-
• EE-270 Software Code
ZIP -
EE-267: Implementing In-Place FFTs on SISD and SIMD SHARC® Processors (Rev. 1)4/4/2005PDF32 kB
-
• EE-267 Software Code
ZIP -
EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev. 1)2/15/2005PDF90 kB
-
EE-202: Using the Expert Linker for Multiprocessor LDFs (Rev. 3)9/15/2004PDF1186 kB
-
• EE-202 Software Code
ZIP -
EE-241: SHARC® DSPs to TigerSHARC® Processors Code Porting Guide (Rev. 1)7/19/2004PDF693 kB
-
• EE-241 Software Code
ZIP -
EE-195: Moving from the ADSP-21160M SHARC® DSP to the ADSP-21160N SHARC DSP9/10/2003PDF144 kB
-
EE-191: Implementing a Glueless UART Using The SHARC® DSP SPORTs5/21/2003PDF174 kB
-
• EE-191 Software Code
ZIP -
EE-177: SHARC® SPI Slave Booting (Rev. 3)5/2/2003PDF43 kB
-
• EE-177: Code Example (Rev 3, 01/2007)
ZIP -
EE-68: Analog Devices JTAG Emulation Technical Reference (Rev. 10)12/20/2002PDF293 kB
-
EE-141: Benchmarking C Code on the ADSP-2106x and the ADSP-2116x Family of DSPs12/16/2002PDF113 kB
-
EE-148: Introduction to SHARC® Multiprocessor Systems using VisualDSP++™9/26/2002PDF364 kB
-
• EE-148 Software Code
ZIP -
EE-160: Examining ADSP-21160 Link Port Backward Compatibility to the ADSP-2106x Link Ports9/18/2002PDF44 kB
-
• EE-160 Software Code
ZIP -
EE-140: Using the ADSP-21160 Serial Ports in Multi-channel Mode9/18/2002PDF133 kB
-
EE-134: Writing C Compatible Assembly Code Interrupt Handlers for the SHARC® Family9/18/2002PDF215 kB
-
EE-132: Placing C Code and Data Modules in SHARC memory using VisualDSP++™9/18/2002PDF178 kB
-
• EE-132 Software Code
ZIP -
EE-128: DSP in C++: Calling Assembly Class Member Functions From C++9/18/2002PDF172 kB
-
EE-106: Link Port Open Systems Interconnect Cable Standard9/17/2002PDF215 kB
-
EE-77: SHARC Link Port Booting9/17/2002PDF264 kB
-
EE-69: Understanding and Using Linker Description Files on SHARC Processors (Rev. 2)9/17/2002PDF88 kB
-
• EE-69: Code Example (Rev 2, 01/2007)
ZIP -
EE-110: A Quick Primer on ELF and DWARF File Formats5/17/2000PDF19 kB
-
EE-69: リンカー記述ファイルを使いこなす1/1/2000PDF
-
• EE-69 Software Code
-
EE-104: Setting Up Streams with the VisualDSP Debugger11/5/1999PDF120 kB
-
• EE-104 Software Code
ZIP
-
ADSP-21061, 21065L and the 21160M EZ-KIT Lite® Installation Procedure (Rev. 3.1)3/11/2008PDF109 kB
-
ADSP-21160 EZ-KIT Lite® Evaluation System Manual (Rev. 5.0)3/8/2008PDF1379 kB
-
Documentation Errata
-
SHARCプロセッサ：マニュアル5/17/2023
-
Getting Started with SHARC2/14/2015
-
ADSP-21160 SHARC® DSP Hardware Reference (Rev. 4.1)7/10/2006PDF9051 kB
-
Documentation Errata
-
ADSP-21160 SHARC® DSP Instruction Set Reference (Rev. 2.1)6/26/2006PDF4553 kB
-
ADSP-21160M_SHARC_Anomaly_List_for_Revisions 0.0,0.1,1.1,1.2 (Rev. K)9/23/2005PDF311 kB
-
Apex-ICE USB Emulator Hardware Installation Guide (Rev. 6.0)3/8/2008PDF605 kB
-
Summit-ICE PCI Emulator Hardware Installation Guide (Rev. 4)3/8/2008PDF508 kB
-
SHARCプロセッサ・ファミリー1/23/2011PDF1737 kB
-
ADI Complementary Parts Guide - Supervisory Devices and DSP Processors2/12/2015PDF93 K
ソフトウェア & システム
Software & Tools Anomalies
ツールおよびシミュレーション
設計ツール
SHARC プロセッサ ソフトウェア＆ツール
SHARC プロセッサ ソフトウェア＆ツールの一覧を掲載しております。
BSDL Model Files
Designing with BGA
Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages
設計リソース
アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。詳細についてはアナログ・デバイセズの品質および信頼性プログラム/認定証をご覧ください。
| 製品番号 | 材料宣誓書（MD） | 信頼性データ | ピン/パッケージ図 | CADシンボル、フットプリント & 3Dモデル |
|---|---|---|---|---|
| ADSP-21160MKBZ-80 | 材料宣誓書（MD） | 信頼性データ | 400-Ball PBGA (27mm x 27mm) | |
| ウェハ・ファブリケーション・データ |
PCN-PDN情報
以下ドロップダウンからモデルを選択しPCN/PDN通知に登録してください。過去の通知も参照できます。
サポート ＆ ディスカッション
サンプル＆購入
ご注文に関するFAQ
オンライン注文や支払い方法などに関する質問については、 ご注文に関するFAQをご覧ください。
購入価格
(**) 表示されている価格と価格範囲は、少量の注文に基づくものです。
リスト価格
(*)価格は1Ku当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店. または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。
リードタイム
リードタイムに関する当社CCOからの最新のご案内をご確認ください。
サンプル請求について
上記の「サンプル注文」ボタンをクリックすると、サードパーティのADIサンプルサイトにリダイレクトされます。選択された部品は、ログイン後、当サイトのカートに引き継がれます。当サイトを利用したことがない場合は、新規にアカウントを作成してください。サンプルサイトに関するご質問は、 カスタマーサービスへお問合せ ください。