ADMV4530
ADMV4530
Info :
新規設計に推奨
Info :
新規設計に推奨
お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
製品モデル
2
1Ku当たりの価格
最低価格:$42.52
特長
- RF出力周波数範囲:27GHz~31GHz
- アップコンバージョン・モード2種
- 差動ベースバンドI/Qから直接アップコンバージョン(I/Qモード)
- シングル上側サイドバンド・アップコンバージョン(IFモード)
- 1dB帯域幅:500MHz(I/Qモード)
- 入力周波数範囲:2GHz~3GHz(IFモード)
- 整合した50Ωのシングル・エンドRF出力
- 整合した50Ωのシングル・エンドIF入力
- プログラマブル・ベースバンドI/Qコモンモード電圧
- サイドバンド除去比とキャリア・フィードスルーの最適化
- RFとIFの結合ゲイン・ダイナミック・レンジ:70dB
- プログラマブル自動IFゲイン制御
- 3線式または4線式SPIを介してプログラム可能
- 40端子、6mm × 6mm、RoHS準拠LGA
製品概要
ADMV4530は、同相/直交(I/Q)ミキサーを搭載した高集積アップコンバータであり、次世代のKaバンド衛星通信に最適です。
低位相ノイズのフラクショナルNフェーズ・ロック・ループ(PLL)が電圧制御発振器(VCO)および内部2逓倍器と共に集積されていて、I/Qミキサーに必要なオンチップ局部発振器(LO)信号を生成します。そのため、外付けの周波数合成機は必要ありません。VCOは内部の自動キャリブレーション・ルーチンを使用します。これにより、PLLは必要な設定とロックを約100μsで選択できます。
PLLへのシングルエンド・リファレンス入力は最大500MHzで動作し、柔軟性を高めるために内部リファレンス分周器と乗算器を備えています。更に、位相周波数検出器(PFD)の比較周波数は、インテジャー・モードでは最大250MHz、フラクショナルNモードでは160MHzにすることができます。
このアップコンバータは、帯域幅500MHzのI/Qモードまたは最大帯域幅3GHzのIFモードで動作できるI/Qミキサーで構成されているため、様々な無線アーキテクチャを使用でき、従来システムとの下位互換性も確保できます。
I/Qミキサーの直後に、ゲイン段と可変減衰段があります。この構成では、19dBmの最小1dB圧縮ポイント(P1dB)を達成でき、外部ゲイン段が不要になります。
プログラマブルな4線式シリアル・ポート・インターフェース(SPI)によって直交位相を調整でき、最適な側波帯抑圧特性が得られます。更に、このSPIにより、IFモードのLOフィードスルーを除去できます。I/Qモードの場合、外部DCオフセットを差動ベースバンドI/Q入力に適用することによって、LOフィードスルーを除去できます。
IF自動ゲイン制御(AGC)は、IF可変ゲイン・アンプ(VGA)を調整して、入力電力の変動を補償します。通常動作時、このAGC機能は、SPIを介してイネーブルまたはディスエーブルに設定できます。通常動作中にディスエーブルに設定した場合、AGC機能は、パワーダウン・モードのテスト・トーンでのみ動作し、温度変動を追跡します。
ADMV4530アップコンバータは、RoHS準拠の6mm × 6mmの40端子ランド・グリッド・アレイ(LGA)パッケージで提供されます。ADMV4530は、−40°C~+85°Cのケース温度範囲で動作します。
アプリケーション
- 衛星通信
- ポイントtoポイント・マイクロ波通信
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
製品モデル
2
1Ku当たりの価格
最低価格:$42.52
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
- {{newProjectText}} {{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
ADMV4530
資料
2
Filters
1つが該当
すべて
すべて
データシート
1
ユーザ・ガイド
1
更新 03/09/2020
English
この基準に合致する結果はありません。フィルタをリセットするか別の用語を検索してください
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
参考資料 2
製品選択ガイド 1
Analog Dialogue 1
設計リソース 2
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
ADMV4530BCCZ | 40-terminal LGA (6 mm × 6mm) |
|
|
ADMV4530BCCZ-RL7 | 40-terminal LGA (6 mm × 6mm) |
|
- ADMV4530BCCZ
- ピン/パッケージ図
- 40-terminal LGA (6 mm × 6mm)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
- ADMV4530BCCZ-RL7
- ピン/パッケージ図
- 40-terminal LGA (6 mm × 6mm)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
ソフトウェアおよび製品のエコシステム
評価用キット 1
EVAL-ADMV4530
ADMV4530評価用ボード
製品の詳細
ADMV4530IQ-EVALZとADMV4530IF-EVALZは、ADMV4530で使用できる2つの評価用ボードであり、それぞれ、同相/直交(I/Q)モードおよび中間周波数(IF)モードで機能します。どちらのボードにも、低ドロップアウト(LDO)レギュレータ付きADMV4530 Kaバンド・アップコンバータ、およびADMV4530を簡単かつ効率的に評価するためのEVAL-SDP-CS1Z(SDP-S)コントローラ・ボードへのインターフェースが内蔵されています。内蔵LDOレギュレータにより、単電源でADMV4530 に電源を供給できます。
ADMV4530は、高集積アップコンバータで、I/Qミキサーを搭載しており、次世代のKaバンド衛星通信に最適です。このチップは4線式シリアル・ポート・インターフェース(SPI)を使ってプログラムできます。SDP-Sコントローラでは、アナログ・デバイセズの分析、制御、評価(ACE)ソフトウェアによりADMV4530 SPIとインターフェース接続できます。
ADMV4530の詳細については、ADMV4530のデータシートを参照してください。ADMV4530IQ-EVALZおよびADMV4530IF-EVALZを使用する際は、データシートと併せてこのユーザ・ガイドを参照してください。
資料