1. 製品
  2. クロック&タイミング
  3. クロックの生成と分配
  4. クロック分配器 (クロック・ディストリビューション)
  5. ADH987S


製品概要

機能と利点

  • 超低ノイズ・フロア:-155dBc/Hz(2GHz時)
  • LVPECL、LVDS、CML、CMOS互換入力
  • 最多8つの差動または16のシングルエンドのLVPECL出力
  • 調整可能CML/RF電力出力:1個
  • シリアルまたはパラレル制御、ハードウェア・チップ・イネーブル
  • パワーダウン電流1µA未満

製品概要

ADH987Sは、低ノイズのクロック分配用に設計された、1:9ファンアウト・バッファです。短い立上がり/立下がり時間の、比較的方形波の出力を生成します。ADH987Sの出力は低スキューであり、立上がり/立下がり時間が短いため、ミキサー、ADC/DAC、SERDESデバイスなどの下流回路の低ノイズ・スイッチングの制御が可能になります。クロック・ネットワーク帯域幅が十分に広く矩形波スイッチングが可能である場合、特にノイズ・フロアはこれらのアプリケーションでは重要です。2GHzで動作するADH987Sの出力のノイズフロアは、-155dBc/Hzです。

入力段は、シングルエンドまたは差動で動作し、様々な信号フォーマット(CML、LVDS、LVPECL、CMOS)、AC結合、DC結合で動作します。また入力段は、調整可能な入力インピーダンスを備えています。8つのLVPECL出力と、3dBステップで調整可能な振幅/電力レベルを備えた1つのCML出力を備えています。

個々の出力段は、ハードウェア制御ピンの使用やシリアルポート・インターフェースの制御に必要でない場合には、節電のために有効または無効にすることができます。

アプリケーション

  • RF/µW
  • クロック分配
  • クロック・ファンアウト
  • LO分配

製品ライフサイクル icon-recommended 新規設計にお薦めします

発売済みの製品です。データシートには、最終的な仕様と動作条件がすべて記載されています。新規の設計には、これらの製品の使用を推奨します。

設計リソース

アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。詳細についてはアナログ・デバイセズの品質および信頼性プログラム/認定証をご覧ください。

製品番号 材料宣誓書(MD) 信頼性データ ピン/パッケージ図 CADシンボル、フットプリント & 3Dモデル
ADH987G32-EMX 材料宣誓書(MD) 信頼性データ CERPAK(HERM CER SRF MOUNT)
ADH987R701G32 材料宣誓書(MD) 信頼性データ 32-lead FLATPACK_RF
ウェハ・ファブリケーション・データ

サンプル&購入


ご注文に関するFAQ


オンライン注文や支払い方法などに関する質問については、 ご注文に関するFAQをご覧ください。

 

購入価格


(**) 表示されている価格と価格範囲は、少量の注文に基づくものです。

 

リスト価格


(*)価格は1Ku当たりの米ドルで、米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店. または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。

 

リードタイム


リードタイムに関する当社CCOからの最新のご案内をご確認ください。

 

サンプル請求について


上記の「サンプル注文」ボタンをクリックすると、サードパーティのADIサンプルサイトにリダイレクトされます。選択された部品は、ログイン後、当サイトのカートに引き継がれます。当サイトを利用したことがない場合は、新規にアカウントを作成してください。サンプルサイトに関するご質問は、 カスタマーサービスへお問合せ ください。

 

モデル一覧の項目説明