ADH987S

新規設計に推奨

航空宇宙、3.3V低ノイズ、1:9ファンアウト・バッファ、DC~4GHz

利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

Viewing:

製品情報

  • 超低ノイズ・フロア:-155dBc/Hz(2GHz時)
  • LVPECL、LVDS、CML、CMOS互換入力
  • 最多8つの差動または16のシングルエンドのLVPECL出力
  • 調整可能CML/RF電力出力:1個
  • シリアルまたはパラレル制御、ハードウェア・チップ・イネーブル
  • パワーダウン電流1µA未満

ADH987Sは、低ノイズのクロック分配用に設計された、1:9ファンアウト・バッファです。短い立上がり/立下がり時間の、比較的方形波の出力を生成します。ADH987Sの出力は低スキューであり、立上がり/立下がり時間が短いため、ミキサー、ADC/DAC、SERDESデバイスなどの下流回路の低ノイズ・スイッチングの制御が可能になります。クロック・ネットワーク帯域幅が十分に広く矩形波スイッチングが可能である場合、特にノイズ・フロアはこれらのアプリケーションでは重要です。2GHzで動作するADH987Sの出力のノイズフロアは、-155dBc/Hzです。

入力段は、シングルエンドまたは差動で動作し、様々な信号フォーマット(CML、LVDS、LVPECL、CMOS)、AC結合、DC結合で動作します。また入力段は、調整可能な入力インピーダンスを備えています。8つのLVPECL出力と、3dBステップで調整可能な振幅/電力レベルを備えた1つのCML出力を備えています。

個々の出力段は、ハードウェア制御ピンの使用やシリアルポート・インターフェースの制御に必要でない場合には、節電のために有効または無効にすることができます。

アプリケーション

  • RF/µW
  • クロック分配
  • クロック・ファンアウト
  • LO分配

ADH987S
航空宇宙、3.3V低ノイズ、1:9ファンアウト・バッファ、DC~4GHz
ADH987S Functional Block Diagram
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

最新のディスカッション

最近表示した製品