ADH835S

新規設計に推奨

Aerospace, SiGe, BiCMOS, MMIC, PLL+VCO, 33 MHz to 4100 MHz

利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

Viewing:

製品情報

  • Wide band: 33 MHz – 4100 MHz
  • Maximum Phase Detector Rate: 100 MHz
  • PLL FOM:
    • -230 dBc/Hz in Integer Mode
    • -227 dBc/Hz in Fractional Mode
  • < 160 fs integrated RMS Jitter (1 kHz to 100 MHz)
  • Figure of Merit (FOM): -226 dBc/Hz
  • low noise floor: -165 dBc/Hz
  • 2 Differential RF or 4 Single-Ended Outputs
  • External LO Input
  • 32-Lead Hermetic SMT Package
  • Screened in accordance with MIL-PRF-38535, Class Level S

The ADH835S is a low noise, wide band, Fractional-N PLL that features an integrated VCO with a fundamental frequency of 2020 MHz to 4100 MHz, and an integrated VCO Output Divider (divide by 2/4/6/.../60/62) that together enable the ADH835S to generate frequencies from 33 MHz to 4100 MHz. Integrated Phase Detector (PD) and a delta sigma modulator capable of operating at up to 100 MHz enable wider loop-bandwidths, faster frequency changes along with excellent spectral performance. Two independent RF outputs, with independent gain control, enable the ADH835S to distribute identical frequency and phase signals to multiple destinations, at optimal signal levels tailored to each output. An external VCO input allows the ADH835S to lock external VCOs and enables cascaded LO architectures for MIMO radio applications. Two separate Charge Pump (CP) outputs enable separate loop filters optimized for both integrated and external VCOs, and seamless switching between integrated or external VCOs during operation. Programmable RF output phase feature can further phase adjust and synchronize multiple ADH835S enabling scalable MIMO and beam-forming radio architectures. Additional features include configurable output mute function that mutes RF outputs during frequency changes, Exact Frequency Mode that enables the ADH835S to generate fractional frequencies with 0 Hz frequency error, and the ability to synchronously change frequencies without changing the phase of the output signal.

  

Applications

  • MIMO Radio Architectures
  • Satellite communications (SATCOM)
  • Phased Array Applications
  • DDS Replacement
  • Military & Space

ADH835S
Aerospace, SiGe, BiCMOS, MMIC, PLL+VCO, 33 MHz to 4100 MHz
HMC8157G32 SID
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア/ドライバが見つかりませんか?

ドライバ/ソフトウェアをリクエスト

最新のディスカッション

ADH835Sに関するディスカッションはまだありません。意見を投稿しますか?

EngineerZone®でディスカッションを始める

最近表示した製品