DN-454: シングルエンドから差動変換アンプの設計のヒント

はじめに

完全差動アンプはシングルエンドの信号を差動信号へ変換するのによく使われますが、その設計には3つの重要な検討事項があります。シングルエンドのソースのインピーダンスは差動アンプのシングルエンドのインピーダンスに整合している必要があります。アンプの入力は同相電圧リミット内に留まる必要があり、入力信号を、望みの出力同相電圧を中心とする信号にレベルシフトする必要があります。 

どんな場合にも、高周波反射を防ぐため、入力インピーダンスをソース・インピーダンスに整合させる必要があります。シングルエンドのソースが単一電源の差動アンプにDC結合されているデザインでは、レベルシフトと同相リミットも重要な検討事項です。これら3つの設計パラメータの相互作用はささいなことではなく、部品の選択はここで説明される式を使ったスプレッドシートによる解析を必要とします。

入力インピーダンスの整合

入力にAC接続が使われる場合、設計上の課題はインピーダンスの整合だけです。AC接続された、内部抵抗によって利得が20dBに設定されているLTC ®6400-20差動アンプに、50Ωのシングルエンドのソースを整合させる回路例を図1に示します。

図1.固定利得設定用抵抗を内蔵した差動アンプのインピーダンス整合

図1.固定利得設定用抵抗を内蔵した差動アンプのインピーダンス整合

+IN入力のインピーダンス(ZIN)に並列に接続された66.5Ω抵抗(RT)は、回路の入力インピーダンスを50Ωのソースに整合させます。28.7Ωの抵抗(R2)を−IN入力に追加すると差動バランスが得られます。このバランシング抵抗は、入力の帰還率が等しくなることを保証し、大きなDCオフセットを防ぎます。

外部抵抗の値を計算するにはZINの計算から始めます。次いで、インピーダンス整合のためのRTを計算し、差動バランスのためのR2の値を計算します。シングルエンドから差動の全体の利得(GAIN)の計算では、RSとRTの抵抗分割器による入力の減衰とR2の追加の影響を考慮する必要があります。この例では、アンプ自体の固定利得は10ですが、信号源から差動出力への全体のアンプ利得はわずか4.44です。

入力をAC接続すると、アンプの入力の同相電圧はアンプの出力同相電圧に等しくなり、シングルエンド信号は、出力同相電圧を中心にした差動出力信号に自動的にレベルシフトされます。 

入力の同相電圧が0Vでなく、ソースがDC電流を116.5Ω(50Ω+66.5Ω)に供給できない場合、66.5Ω抵抗をAC接続する必要もあります。

DC接続された差動アンプ

ソース・インピーダンスの整合と入力のレベルシフトを備えた、汎用の、DC接続された、シングルエンドから差動へのアンプ回路を図2に示します。レベルシフトはリファレンス電圧(VREF)によって与えられます。VREFを入力同相電圧(VINCM)に等しく設定すると、シングルエンドの入力信号は出力同相電圧(VOCM)を中心とする差動信号にシフトされます。

図2.外部抵抗で利得を設定した差動アンプのインピーダンス整合とレベルシフト

図2.外部抵抗で利得を設定した差動アンプのインピーダンス整合とレベルシフト

シングルエンドから差動へのアンプの設計に外部抵抗を使うと、設計のオプション(アンプの利得の設定)が広がります。RFとR1の抵抗値が固定されてなくて選択可能な場合の設計式を図2に示します。

この回路の設計はR1の値から始めます。この抵抗は入力のソース抵抗より大きくなければなりませんが、回路のノイズを増加させるほど大きくてはいけません。次に、望みの利得(GN)を使って帰還抵抗RFの値を計算します。次いで、抵抗RTとR2の値を計算します。

75Ωのソースに整合し、2.5Vの入力同相電圧を1.25Vの出力同相電圧にレベルシフトさせる、シングルエンドから差動へのアンプの例を図3に示します(これは、高速ADCをドライブするのに必要な、5Vのシングルエンド回路から3Vの差動回路への標準的レベルシフトです)。図3のアンプのシングルエンドから差動への利得は2です(1VP-Pの入力信号が、高速ADCの標準的入力電圧範囲である2VP-Pの差動出力信号に増幅されます)。 

図3.全体の構成:外部利得設定抵抗、75Ωソースへのインピーダンス整合、および2.5Vから1.25Vへのレベルシフトを備えた133MHz差動アンプ

図3.全体の構成:外部利得設定抵抗、75Ωソースへのインピーダンス整合、および2.5Vから1.25Vへのレベルシフトを備えた133MHz差動アンプ

リニア動作では、アンプの入力同相リミットを超えてはいけません。入力Tネットワーク(RS、RTおよびR1)のバイアス電圧(VT)および差動アンプの入力の同相電圧の計算を図2に示します。たとえば、図3では、(VAの式で計算される)アンプの入力の1.99V〜2.44VはLTC6406のレール・トゥ・レール入力同相範囲(0V〜V)の中に十分入っています。

表1.LTCの高速差動アンプの例
Amplifier GBW GHz  SLEW RATE V/µs VOLTAGE NOISE nV/√Hz
GAIN V/V
LTC6400-26
1.9 6670 1.5 20
LTC6400-20
1.8 4500 2.1 10
LTC6400-14
1.9 4800 2.5 5
LTC6400-8
2.2 3810 3.7 2.5
LTC6401-20 1.3 4500 2.1 10
 LTC6401-14 2 3600 2.5 5
LTC6404-1 0.5 450 1.5 R SET
LTC6404-2 0.9 700 1.5 R SET
LTC6405 2.7 690 1.6 R SET
LTC6406 3 630 1.6 R SET

Philip Karantzalis

Philip Karantzalis

Philip Karantzalis。1973年以来、アナログ信号回路およびシステムのテストと設計に従事。1986年アナログ・デバイセズに入社。シグナル・コンディショニング・グループに所属し、データ・アクイジション、RF変調器/復調器・ミキサー、ADC、高精度テスト・システム向けにベースバンド信号設計を担当。現在、アナログ・デバイセズの高精度システム・グループでシニア・アプリケーション・エンジニアとして勤務。ニューヨーク市のRCAインスティテューツ・オブ・エレクトロニクスを卒業後、サンフランシスコ州立大学で高等数学を専攻。

tim-regan

Tim Regan

Tim Regan。Linear Technologyのアプリケーション・マネージャとしてシグナル・コンディショニング製品(アンプ、コンパレータ、フィルタ、高精度リファレンス、タイミング機能、RF回路)を担当。1973年にデブライ大学でBSEEを取得し卒業後、LinearおよびNational Semiconductorであらゆる種類のアナログ半導体デバイスのアプリケーションを支援。時おりゴルフを楽しむ。