概要

設計リソース

設計サポートファイル

  • Schematic
  • Bill of Materials
  • Gerber Files
  • PADS Files
  • Assembly Drawing
設計ファイルのダウンロード 1125 kB

デバイス・ドライバ

コンポーネントのデジタル・インターフェースとを介して通信するために使用されるCコードやFPGAコードなどのソフトウェアです。

AD5421 - Microcontroller No-OS Driver

AD5421 IIO DAC Linux Driver

機能と利点

  • 完全なHART準拠のソリューション
  • 4mA~20mA
  • 業界最小の消費電力

回路機能とその特長

図1に示す回路は、業界最小の消費電力とフットプリントを誇るHART®1準拠のICモデムであるAD5700と、16ビット電流/電圧出力DACであるAD5422を使用した、フル機能、HART準拠の4mA~20mAソリューションです。この回路はOP184を使用してIOUTピンとVOUTピンを短絡させることができるので、プログラマブル・ロジックコントローラ(PLC)モジュール・アプリケーションに必要な接続の数が減ります。またAD5700-1が0.5%精度の内部発振器を提供するので、さらに基板スペースを節約します。

AD5422 HART-Enabled Circuit Simplified Schematic
図1. HARTを実装したAD5422回路の簡略回路図

 

AD5420 IOUT DACをHART通信用に構成する方法をアプリケーション・ノートAN-1065に示しています。また、AD5700 HARTモデムの出力を減衰させ、CAP2ピンを介してAD5420にAC結合する方法をAN-1065に概説しています。AD5422についても同様です。一方、特に過酷な環境にさらされるアプリケーションでは、電源除去性能がより優れた別の回路構成方法を用いることができます。この代替回路には外付けのRSET抵抗を使用し、AD5420またはAD5422のRSETピンにHART信号を結合する必要があります。CN-0270はAD5420を使用するソリューションについて説明しています。これは標準的なライン電源トランスミッタ・アプリケーションです。この回路ノートはAD5422に関するもので、AD5420と異なりこのデバイスには電圧出力ピンと電流出力ピンがあるので、PLC/分散制御システム(DCS)アプリケーションに特に便利です。AD5422は40ピンLFCSPパッケージと24ピンTSSOPパッケージの両方で供給されており、「回路の説明」の項でこれらのパッケージと回路特性の関連について触れています。

この回路は、たとえばNoise during SilenceやAnalog Rate of Changeの仕様など、HART通信協会が定めたHARTの物理層の仕様を満たしています。

プロセス制御の計装機器の分野では、長年にわたり4mA~20mAの通信が使用されてきました。この通信方式は信頼性が高く堅牢で、長い通信距離でも環境からの干渉に対して高い耐性を有しています。ただし、一度に1つのプロセス変数を1方向にしか送れないという制約があります

HART(Highway Addressable Remote Transducer)規格が開発されたことで、従来の計装機器が使用する4mA~20mAのアナログ信号通信と同時に、高い能力の双方向デジタル通信が可能になりました。これによりリモート・キャリブレーション、フォルト調査、追加のプロセス変数の送信などの機能が使用できるようになりました。簡単に言うとHARTは、ピークtoピーク1mAの周波数シフトキー(FSK)信号を、4mA~20mAのアナログ電流信号上で変調する双方向デジタル通信です。

回路説明

AD5422とAD5700 HARTモデムおよびUARTインターフェースを組み合わせて、標準的なPLCおよびDCSシステムに使われるHART準拠の4mA~20mA電流出力を構成する方法を図1に示します。IOUTピンとVOUTピンを短絡する必要がなければ、+VSENSEピンにバッファを接続する必要はありません。AD5700のHART_OUT信号は減衰され、AD5422のRSETピンにAC結合されます。外付けのRSET抵抗を使用していない場合は、CAP2ピンを介してAD5422とAD5700を接続する別の方法がアプリケーション・ノートAN-1065に示されています。この方法はAD5422の40ピンLFCSPパッケージ・オプションにしか使用できません。ピン数の少ない24ピンTSSOPパッケージにはCAP2ピンがないからです。

この回路ノートに示す方法では外付けのRSET抵抗を使う必要がありますが、他のアプリケーション・ノートのソリューションに比べ、優れた電源除去性能を示します。どちらのソリューションを使用しても、AD5700 HARTモデムの出力は(図2に示すように)、電流のDCレベルに影響を与えることなく、4mA~20mAのアナログ電流に変調されます。ダイオード保護回路(D1~D4)については、「トランジェント電圧保護」の項で詳しく述べます。

AD5700/AD5700-1 Sample Modulator Waveform
図2. AD5700/AD5700-1 の変調波形のサンプル

 

外付け部品の値の決定

デバイスのデジタル・スルーレート制御機能とコンデンサC1とC2を組み合わせて使用することにより、AD5422のIOUT信号のスルーレートを制御することができます。コンデンサの絶対値は、モデムのFSK出力に歪みが出ないように決定します。したがってモデムの出力信号の帯域幅は、1200Hzと2200Hzの周波数を通過させる必要があります。この要件を満たす回路を図3に示します。この場合、C2(図1参照)はオープンのままにします。

AD5422 and AD5700 HART Modem Connection
図3. AD5422とAD5700 HARTモデムの接続

 

ローパスとハイパスのフィルタ回路は、RH、CL、CH、C1と、AD5422のいくつかの内部回路の相互作用によって構成されます。これらの部品の値を計算するにあたって、ローパスとハイパスの周波数のカットオフ・ポイントの目標値は、それぞれ10kHz超と500Hz未満です。シミュレーションした周波数応答のプロットを図4に示します。表1は、他の部品の値を一定に保ちながら、各部品の値を大きくした場合の周波数応答に対する影響を示しています。

Simulated Frequency Response
図4. 周波数応答

 

表1. 個々の部品の値を大きくした場合の周波数応答への影響
部品 C1 CH CL RH
 fL (Hz)
 ↓
 ↓
 ↓
 fH (kHz)
変化なし
変化なし 変化なし
 G (dB)
↑   ↓
 ↓

 

モデムの出力は1200Hzと2200Hzのシフト周波数で構成されるFSK信号です。この信号を1mA ピークtoピークの電流信号に変換する必要があります。変換を行うには、RSETピンの信号振幅を減衰させる必要があります。これはAD5422設計時の内部の電流ゲイン構成によります。モデムの出力振幅を500mVピークtoピークとすると、その出力は500/150 = 3.33だけ減衰させる必要があります。この減衰はRHとCLによって行います。

この回路ノートの測定値は、以下の部品値を使用して得られました。

  • C1 = 4.7 nF
  • RH = 27 kΩ
  • CL = 4.7 nF
  • CH = 8.2 nF

500Ωの負荷抵抗の両端で測定した1200Hzと2200Hzの変調波形を図5に示します。チャンネル1はAD5422の出力(4mA出力に設定)に結合され変調されたHART信号を示し、チャンネル2はAD5700のTXD信号を示しています。

FSK Waveforms Measured Across a 500 Ω Load
図5. 500Ω負荷の両端で測定したFSK波形

 

HART に準拠

図1に示す回路がHARTに準拠するには、HARTの物理層の仕様を満たす必要があります。HARTの仕様書には、さまざまな物理層の仕様が含まれています。この場合に最も重要な2つの仕様は、Output Noise during SilenceとAnalog Rate of Changeです。


Output Noise During Silence

HARTデバイスが送信を行っていない(サイレント)時は、HARTの拡張周波数帯域でネットワークにノイズが結合されないようにする必要があります。過度のノイズは、デバイス自体による、またはネットワーク上の他のデバイスによるHART信号の受信に干渉する可能性があります。

500Ω抵抗両端で測定した電圧ノイズは、拡張周波数帯内での広帯域ノイズと相関ノイズの合計が2.2mV rms以下でなければなりません。このノイズは500Ω負荷の両端にHCF_TOOL-31フィルタ(HART通信協会から入手可能)を接続し、さらにフィルタの出力を真のRMSメーターに接続して測定しました(図6参照)。出力波形のピークtoピーク電圧を確認するために、オシロスコープも使用しました。

AD5422の出力電流は4mA、12mA、20mAに設定しました。バンドパス・フィルタを使用した場合の結果は、3つの出力電流値すべてがよく似ていましたが、電流出力値の増加につれて帯域幅ノイズがわずかに増加しました。出力電流が4mAの場合にHCF_TOOL-31バンドパス・フィルタ付きで測定したRMS値は143μV rms、フィルタなしで測定したRMS値は1.4mV rmsでした。これらの値はいずれも充分に2.2mV rms(HARTフィルタあり)と138mV rms(HARTフィルタなしでの広帯域ノイズ)の要求される仕様範囲内でした。出力電流12mAの場合もHCF_TOOL-31バンドパス・フィルタ付きで測定したRMS値は158μV rms、フィルタなしで測定したRMS値は2.1mV rmsで、やはりHARTプロトコル仕様の範囲内でした。

HART Specifications Test Circuit
図6. HART仕様テスト回路

 

図7と図8は、それぞれ4mAと12mAの出力電流を示すオシロスコープのプロットです。フィルタの通過帯域利得は10であることに注意してください。各プロットのチャンネル1とチャンネル2は、それぞれフィルタの入力と出力を示しています。

Noise at Input (CH1) and Output (CH2) of HART Filter with 4 mA Output Current
図7. 4mA出力電流時のHARTフィルタの入力(CH1)と出力(CH2)におけるノイズ

 

Noise at Input (CH1) and Output (CH2) of HART Filter with 12 mA Output Current
図8. 12mA出力電流時のHARTフィルタの入力(CH1)と出力(CH2)におけるノイズ

Analog Rate of Change

この仕様は、デバイスが電流を調節する際、アナログ電流の最大変化レートがHART通信に干渉しないことを保証します。電流のステップ変化はHART信号に大きく影響します。図6にテスト回路を示します。このテストでは、変化レートが最大となるように4mAから20mAへ遅延なしに切り替え、20mAから4mAへも遅延なしで切り替えて周期的な波形を出力するようにAD5422をプログラムしました。HARTの仕様を満たすには、フィルタの出力波形に150mVを超えるピーク電圧が生じてはいけません。この要件を満たせば、アナログ信号の最大帯域幅がDC~25Hzの規定周波数帯域内であることが保証されます。

AD5422の出力が4mAから20mAまで変化する時間は、通常約10μsです。これは明らかに速すぎて、HARTネットワークに多大な影響を生じることになるでしょう。この変化レートを下げるために、AD5422は2つの機能を採用しています。CAP1ピンとCAP2ピンへのコンデンサの接続と、内部の線形デジタル・スルーレート制御機能のです(詳細はAD5422のデータシートを参照)。スルーレートが速い場合は、AD5422と連携するコントローラ/FPGAで非線形デジタル・ランプを発生することができます。

帯域幅を25Hzより低くするには、CAP1とCAP2のコンデンサの値を非常に大きくする必要があります。最良のソリューションは、外付けのコンデンサとAD5422のデジタル・スルーレート制御機能を組み合わせて使用することです。2個のコンデンサC1とC2にはアナログ信号の変化レートを小さくする効果がありますが、仕様を満たすには不十分です。スルーレート制御機能を有効にすることで、変化レートを柔軟に設定できます。

AD5422 Output (CH1) and HART Filter Output (CH2), SR Clock = 3, SR Step = 2, C1 = 4.7 nF, C2 = NC
図9. AD5422出力(CH1)とHARTフィルタ出力(CH2): SRクロック= 3、SRステップ= 2、C1 = 4.7nF、C2 = NC

 

AD5422 の出力とHARTフィルタの出力を図9に示します。フィルタ出力のピーク電圧は、82mVの仕様内です。スルーレートの設定はSRクロック= 3、SRステップ= 2で、4mAから20mAへの遷移時間を約120msに設定しています。C1は4.7nF、C2は未接続です。この変化レートが遅すぎる場合は、スルー時間を短くすることができます。C1 = 4.7nF、C2未接続の構成で、スルー時間を最大80msに設定すると(SRクロック= 1、SRステップ= 2)、Analog Rate of ChangeはHART仕様内に収まります。しかし、スルー時間をさらに60msまで短くすると(SRクロック= 0、SRステップ= 2)、150mVの仕様から外れてしまいます。CAP1とAVDDの間にコンデンサを接続すれば、スルー時間の短縮によるフィルタ出力のピーク電圧増加を抑えることができます。しかしコンデンサの値によっては、「外付け部品の値の決定」に述べるローパス・フィルタの周波数カットオフに影響するので、この値の選択にあたっては注意が必要です。

C1コンデンサの値を4.7nFのままにして、スルーレート制御の設定をSRクロック= 5、SRステップ= 2に変更した結果を図10に示します。これにより遷移時間は約240msとなります。C1の値を大きくするかスルーレートを遅くすることにより、あるいはその両方を組み合わせることにより、フィルタ出力のピーク振幅をさらに縮めることができます。

AD5422 Output (CH1) and HART Filter Output (CH2), SR Clock = 5,SR Step = 2, C1 = 4.7 nF, C2 = NC
図10. AD5422出力(CH1)とHARTフィルタ出力(CH2): SRクロック= 5、SRステップ= 2、C1 = 4.7nF、C2 = NC

 

過渡電圧保護

AD5422には、通常の取り扱いによる損傷を防ぐためにESD保護ダイオードが内蔵されています。しかし産業分野の制御環境では、I/O回路がはるかに高い過渡電圧にさらされることがあります。AD5422を高い過渡電圧から保護するには、図1に示すように外付けのパワー・ダイオードとサージ電流制限抵抗が必要となる場合があります。図1に18Ωとして示される抵抗は、通常動作時にIOUTの出力レベルがAVDD-2.5Vの電圧コンプライアンス・リミット内に収まるような値にする必要があります。また、2つの保護ダイオードと抵抗は、適切な電力定格値のものでなければなりません。18Ωの場合、4mA~20mA出力では、端子のコンプライアンス・リミットはV = IMAX × R = 0.36 Vだけ減少します。OP184バッファの正入力には10kΩの抵抗も示されています。この抵抗はトランジェント状態の電流を制限してアンプを保護します。過渡電圧サプレッサ(TVS)やトランゾーブを使用すれば、さらに保護を強化できます。これらのサプレッサには単方向のものと双方向のものがあり、広範囲のスタンドオフ電圧定格およびブレークダウン電圧定格で提供されています。TVSは、ブレークダウン電圧ができるだけ低く、かつ電流出力の動作範囲で導通しないサイズのものにしてください。遠く離れて接続されているすべてのノードも含め保護することを推奨します。

多くのプロセス制御アプリケーションでは、制御する装置と制御される装置の間に絶縁バリアを設けて、危険な同相電圧から制御回路を保護し絶縁する必要があります。

アナログ・デバイセズのiCouplerファミリー製品は、2.5kVを超える強化された絶縁を提供します。iCouplerの製品詳細についてはwww.analog.com/icouplersをご覧ください。必要な絶縁を減らすためには、CLEARなどの重要でない信号はGNDに接続します。また、FAULTとSDOを未接続のままにすることで、絶縁が必要な信号を3個に減らすことができます。ただし、AD5422の故障検出機能を使用するには、FAULTかSDOのどちらかが必要となるので注意してください。

バリエーション回路

図1に示す回路の一般的なバリエーションとしては、AD5420を使用します。このデバイスはAD5422と似ていますが、電流出力だけ備えています。したがって、出力にOP184バッファを使用する構成にはなっていません。AD5420とAD5700 HARTモデムを使用したこの回路については、CN-0270に詳しく説明しています。また回路ノートCN-0065には、追加情報としてAD5422とADuM1401デジタル・アイソレータを使用した完全絶縁の出力モジュール用のIEC 61000準拠ソリューションが示されています。さらに回路ノートCN-0233には、ADuM3471 PWMコントローラと、4チャンネル・アイソレータを備えたトランス・ドライバを使用した電力およびデータの絶縁に関する情報が記載されています。

複数チャンネルが必要な場合は、AD5755-1クワッド電圧および電流出力DACを使用することができます。この製品は、電流モードでパッケージの消費電力を最小限に抑える、先進のダイナミック電力制御機能を内蔵しています。各チャンネルごとに対応するCHARTピンを備えているので、HART信号をAD5755-1の電流出力に結合することができます。

ループから給電される4mA~20mAのHARTソリューションが要求される場合は、AD5421とAD5700 HARTモデムを組み合わせることができます。このようなHART準拠のスマート・トランスミッタのリファレンス・デモ回路はアナログ・デバイセズが開発したもので、AD5421、ADuCM360、AD5700モデムを使用しています。この回路はHART通信協会によりコンプライアンス試験され、検証され、認定済みHARTソリューションとして登録されています。

回路の評価とテスト

この回路を作成するには、AD5422評価用ボード(EVAL-AD5422EBZ、LFCSPバージョン)と、AD5700-1評価用ボード(EVAL-AD5700-1EBZ)を使用する必要があります(図11参照)。この回路には、この2枚の評価用ボードに加えて、3個の外付けコンデンサ(C1、CH、CL)、抵抗(RH)、負荷抵抗(RL)、バッファ・アンプ、UARTインターフェースが必要です。


必要な装置

以下の装置類が必要になります。

  • AD5422評価用ボード(EVAL-AD5422EBZ、LFCSPバージョン)
  • AD5700評価用ボード(EVAL-AD5700-1EBZ)
  • Windows® XP搭載のUSBポート付きPC
  • ホスト・コントローラとUARTインターフェース(標準のマイクロコントローラ、たとえばADuC7060)
  • 電源:10.8 V~60 V
  • デジタル・テスト・フィルタ:HCF_TOOL-31(HART通信協会から入手可能)
  • 負荷抵抗:500Ω
  • OP184アンプ:接続ワイヤ付属の別体のブレッドボードに搭載されたもの
  • 外付けコンデンサC1(4.7nF)、CH(8.2nF)、CL(4.7nF)、および抵抗RH(27kΩ)
  • オシロスコープ:Tektronix DS1012Bまたは相当品


Output Noise during Silence - AD5422 LFCSP

すでに述べたように、Output Noise during Silenceテスト時、AD5700モデムは送信を行っていません(サイレント)。AD5422は必要な電流を出力するように設定され、HART通信協会のバンドパス・フィルタを通しました。次に、Tektronix TDS1012Bオシロスコープを使用して出力ノイズを測定し、HART通信協会のプロトコル仕様内であることを確認しました。


Analog Rate of Changeの測定— AD5422 LFCSP

Analog Rate of Change仕様により、AD5422が電流を調整する際に、アナログ電流の最大変化レートがHART通信に干渉しないことを保証します。電流がステップ状に変化すると、HART信号に影響を及ぼします。

このテストでAD5422は、変化レートが最大となるように、4mAから20mAへどちらの値へも遅延なしに切り替わる周期波形を出力するようにプログラムしました。使用したスルーレート設定はSRクロック= 3、SRステップ= 2で、C1 = 4.7nF、C2 = オープンです。SRクロック設定を3から5に変えて、他のすべての設定と部品値はそのままで、スルーレートをさらに下げた条件でも測定を行いました。この結果は図9と図10を比較することで確認できます。


Noise During Silenceの測定—AD5422 TSSOP

この設定でTSSOPパッケージ収容時のAD5422動作をシミュレーションするために、さらに測定を行いました。ただし、CAP1ピン(C1)にコンデンサを接続していません(TSSOPバージョンではCAP1ピンがないため)。

C1がない状態で行ったこのOutput Noise during Silenceテストの結果は、LFCSPパッケージを使用してC1を取り付けた場合よりも大きい値を示しましたが、それでもHART通信協会のプロトコル仕様内に収まっています。図12および図13のチャンネル2は、HCF_TOOL-31フィルタを使用時の広帯域ノイズの測定結果を示しており、4mA IOUTで530 μV rms、12mA IOUTで690μV rmsです。これらの結果を図7および図8で比較すると、C1の効果を確認できます。

Noise at Input (CH1) and Output (CH2) of HART Filter with 4 mA Output Current, C1 Not in Place
図12. 4mA出力電流時のHARTフィルタの入力(CH1)と出力(CH2)におけるノイズ(C1不使用)

 

Noise at Input (CH1) and Output (CH2) of HART Filter with 12 mA Output Current, C1 Not in Place
図13. 12mA出力電流時のHARTフィルタの入力(CH1)と出力(CH2)におけるノイズ(C1不使用)

 

Analog Rate of Changeの測定— AD5422 TSSOP

Analog Rate of Changeテストに関しては、C1がある場合とない場合の最大ピークは似たレベルのものでした。両者の結果に見られる主な違いは、C1がないと、ピークtoピークのノイズフロアがかなり大きくなるということです。図14と図15は、それぞれスルーレートが120ms(SRクロック= 3、SRステップ= 2)の場合と240ms(SRクロック= 5、SRステップ= 2)の場合のAnalog Rate of Changeです。

AD5422 Output (CH1) and HART Filter Output (CH2), SR Clock = 3, SR Step = 2, C1 = NC, C2 = NC
図14. AD5422出力(CH1)とHARTフィルタ出力(CH2): SRクロック= 3、SRステップ= 2、C1 = NC、C2 = NC

 

AD5422 Output (CH1) and HART Filter Output (CH2), SR Clock = 5, SR Step = 2, C1 = NC, C2 = NC
図15. AD5422出力(CH1)とHARTフィルタ出力(CH2): SRクロック= 5、SRステップ= 2、C1 = NC、C2 = NC

 

この場合も、図9と図10で比較すれば、C1の効果を確認できます。この回路構成で使われているHART結合方法では、外付けのRSET抵抗を使用する必要がありますが、この回路のHART部分が実装されていなくても、バッファを追加すると、内部抵抗RSET使用時にIOUTの精度が多少低下します。したがって、このバッファ構成で電圧出力ピンと電流出力ピンをいっしょに接続する場合は、外付けのRSET抵抗を使用することを推奨します。

製品サンプル