×

Figure 1

   

Key Takeaways CT sigma-delta ADCs ditch the sample-and-hold stage, presenting a resistive input impedance that simplifies front-end design. Their inherent anti-aliasing filtering eliminates complex, high-order AAFs. CT sigma-delta ADCs push output rates into the mega-sample range, far beyond traditional sigma-delta limits. Real benchmarks show superior SNR and ENOB vs. DT counterparts across industrial scenarios.

摘要

本文阐述了连续时间(CT) Σ-Δ ADC的原理和应用，并分析了它相较于离散时间(DT)版本的优势与不足。文中利用ADI公司的信号链设计器，对此类ADC在各种应用场景下的性能和特性进行了评估。

引言

Σ-Δ模数转换器(ADC)能够轻松实现24位甚至更高的有效位数(ENOB)，因此非常适合对微弱信号进行精密测量。此类转换器广泛用于电子秤、压力表、工业温度传感器（如电阻温度检测器(RTD)/热电偶）、高保真录音与回放、生理信号监测（如ECG、EEG）等应用。

与逐次逼近型(SAR)或流水线型ADC相比，传统Σ-Δ ADC为了实现更高精度，需要进行过采样和平均处理，但这样做会牺牲速度，导致输出数据速率受限。然而，连续时间(CT) Σ-Δ ADC的出现，使输出速率从每秒数百样本提升至每秒百万样本(MSPS)级，应用领域显著扩大。本文探讨了CT Σ-Δ ADC的架构，并与离散时间(DT)版本进行了对比分析。

鉴于Σ-Δ ADC在工业领域的主要用途是精密信号采集，因此信噪比(SNR)和ENOB是性能评估的关键指标。本文将利用ADI公司的 信号链设计器来模拟常见工业场景，包括DC电压、中高频AC电压、压力传感器和电流检波器，并使用AD4134 (CT)和AD7768-1 (DT)作为代表来观测相应的SNR和ENOB性能。

DT Σ-Δ ADC的基本架构

调制器

图1展示了Σ-Δ ADC的完整框图，其中的核心模块是调制器。在DT Σ-Δ架构中，模拟输入信号首先由采样保持(S& H)电路捕获，然后进入调制器环路。调制器以过采样时钟频率工作，并在每个时钟周期通过量化器更新输出。此过程会生成一个高速、低位数的数字比特流，作为后续数字滤波器和抽取级的输入。

对此，可以用一阶Σ-Δ调制器的简单线性模型来进行说明：

X(z):输入信号

E(z): 量化噪声（假设为加性白噪声）

H(z) = Z^-1/1 – Z^-1: 积分器（延迟累加）

Y(z): 输出信号

基于反馈控制理论，输出可表示为：

Y(z) = X(z) STF(z) + E(z) NTF(z)

其中：

信号传递函数(STF)：STF(Z) = Z^-1（代表一个纯延迟）

噪声传递函数(NTF)：NTF(Z) = 1 – Z^-1（代表一个高通滤波器）

令Z = e^jωt并转换到频域时，噪声项的幅度为：|NTF(f)| = 2/sin(π f/f_S)。当频率接近零（近DC信号或低频信号）时，|NTF(f)|接近零。由此表明，噪声在低频时被有效抑制。

从系统层面来看，提高调制器阶数会增加NTF中的零点数量，从而将更多量化噪声推离信号带。这种频域行为会进一步带来整体SNR的提升。以一阶Σ-Δ调制器为例，SNR可通过下式进行估算：

如公式所示，调制器阶数越高，SNR值越大。此外，公式中包含了过采样率(OSR)。

过采样

以采样速率FS对一个模拟输入进行采样时，奈奎斯特频率为定义 f_S/2(整体带宽是从DC到 f_S)，噪声通常以1 LSB的幅度均匀分布（平坦）。图2a展示了典型SAR ADC的特性：对模拟输入进行采样时，本底噪声在目标带宽内（从DC到奈奎斯特频率）保持平坦。

图2b展示了以Kf_S而非f_S进行模拟输入采样的影响，其中的OSR K 通常取16或32。此采样频率显著高于从DC到f_S/2的目标信号带宽。过采样带来了多项优势，最明显的是抗混叠滤波器(AAF)设计得以简化。过采样的主要优势有哪些？首先，如图所示，采样以Kf_S的速率进行，因此奈奎斯特区间大大超出了原来的范围。尽管总积分噪声功率保持不变，但现在它分布在更宽的频谱上。因此，基带（目标频段）内的噪声谱密度显著降低。

总结来说，模拟输入过采样的主要优势是带内噪声得以降低。OSR每提高一倍，SNR提升大约9dB（相当于分辨率提高1.5位）。

噪声整形和抽取

接下来是数字滤波级，通常实现为sinc滤波器。再次观察噪声谱，由于噪声分布在更宽的带宽上，带内噪声进一步降低。Σ-Δ转换器的一个关键特性是噪声整形，它会将噪声推向更高频率，从而抑制目标频段内的噪声。图2c展示了这一频谱再分布。由于这种整形效应，数字滤波器可以轻松衰减信号带宽外的高频噪声成分。

抽取操作的原理是对信号和噪声进行平均处理。通过对数字滤波器的输出进行降采样，信号被进一步平均。这个过程在数学上等同于让信号通过一个低通滤波器。直观来看，抽取操作能够提升信号质量，并降低本底噪声。

CT Σ-Δ ADC架构

DT Σ-Δ ADC需要采样保持电路先对模拟输入进行采样；相比之下，CT Σ-Δ ADC省去了这个前端级，信号直接进入调制器，采样发生在量化器级，如图3所示。

在DT架构中，采样保持电路呈现容性输入阻抗。内部采样电容必须在非常短的采样窗口内完成充电。设计一个驱动电路来确保快速充电和平稳建立，而不发生振铃，以免采样到杂乱或未建立的信号，是一项重大工程挑战。这通常需要用到高速、高精度运算放大器，但此类器件价格不菲，且会增加物料清单(BOM)成本和PCB占用面积。

通过消除采样保持电路，CT Σ-Δ ADC的输入呈现阻性输入阻抗，如图4所示。驱动阻性负载比驱动容性负载容易得多。对于输出阻抗较低的信号源，信号通常可以直接与ADC通信，从而简化整体信号链设计。

此外，CT Σ-Δ调制器包含积分器、量化器和反馈环路，以便持续跟踪和修正调制器的输出。与相应的DT版本类似，CT Σ-Δ ADC采用数字滤波器和抽取电路来执行噪声整形、滤波与平均处理。这些电路级的基本工作原理与DT Σ-Δ部分所述的噪声整形和抽取过程一致。

工业应用中CT与DT Σ-Δ ADC的性能比较

为了评估CT和DT架构的实际效用，我们比较了两者在各种工业场景下的特性。

DC电压测量

精准测量DC和AC电压是工业应用的基本要求。在图5所示的应用电路中，AD4134的外部驱动电路被旁路，电压源输出直接与ADC输入接口。正如之前讨论的，这要归功于CT Σ-Δ ADC的阻性输入阻抗特性。

相比之下，采用DT架构的AD7768-1需要外部驱动电路来支持前端采样保持级。图6、图7和图8中展示的比较结果表明，AD4134在所有测试场景下（包括DC、中频AC和高频AC电压测量），均表现出优越的SNR和ENOB性能。

压力传感器测量

压力传感器测量电路（图9）必须采用仪表放大器作为第一级。对于AD4134而言，这一要求依然必不可少，因为压力传感器通常具有较高源阻抗，需要高性能前端来保障信号完整性。如图10所示，与相应的DT器件相比，AD4134在这类应用中继续展现出优越的SNR和ENOB性能。

电流检测测量

类似地，电流检测应用通常表现出较高的源阻抗，因此需要在第一级使用仪表放大器（图11）。如图12所示，AD4134在这类应用中继续展现出优越的SNR和ENOB性能。

表1全面比较了CT Σ-Δ、DT Σ-Δ和SAR ADC。从这一比较可以清楚看 到，CT ADC具备多项优势，包括更高的工作带宽、更简单的输 入信号链设计和更强的抗电磁干扰(EMI)能力。然而，某些设计 限制仍然存在，例如更有限的输入共模电压范围。归根结底， 工程师必须评估具体系统要求，选择与设计目标最为契合的ADC 架构。

表1. 不同ADC的对比

	连续时间SD	离散时间SD	SAR
带宽	高	中	高
功耗	不随带宽扩展而增加	离散功耗模式	随带宽扩展表现出良好的调整能力
尺寸	由于AFE简化，结构紧凑	低至中等	可能需要较大AFE
抗混叠抑制	高	中	外部高阶滤波器（若不过采样）
EMI鲁棒性	高	中	中
输出数据速率	中/高	中	高
输入驱动	阻性	开关电容	开关电容
AIN采样频率	固定	灵活（功耗模式/占空比调整）	灵活
延迟	中等（原因是数字滤波）	中等（原因是数字滤波）	低
基准电压源和AIN输入/共模范围	有限	轨到轨	有限

结论

根据分析和仿真结果，我们可得出以下结论。在许多精密工业测量应用中，CT Σ-Δ ADC凭借固有的滤波特性，无需使用复杂的高阶前端AAF。CT Σ-Δ ADC凭借更高的工作带宽，显著拓宽了应用范围，能够处理超出传统Σ-Δ架构能力的信号。CT Σ-Δ ADC具有阻性输入阻抗，无需使用高速、高精度放大器作为驱动电路。因此，PCB尺寸和整体设计成本大幅降低。当信号源具有较高的源阻抗时，信号源与ADC之间仍有必要使用仪表放大器。否则，负载效应会导致信号衰减和测量误差。CT Σ-Δ ADC提供了一种更简单直接的方法来实现多器件同步，对于复杂工业系统中的同步采样至关重要。