MAX3620

过期

用于高速时钟分配系统的延时线

数据手册 (Rev. 0)
产品选型表
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

概述

  • 支持HSTL源端接传输线
  • 全部无源设计
  • 与100Ω差分和50Ω单端传输线兼容
  • 小型3mm x 3mm封装

    • MAX3620系列高性能无源延时线适用于QDR/QDRII同步存储器系统。这些延时线支持高速收发器逻辑(HSTL)源端接，接收器无端接负载传输，可实现0.75ns、1.00ns、1.25ns和1.50ns的精确延时，产生四分之一时钟相位。MAX3620提供小型3mm x 3mm封装，含两个等长，可差分驱动或单端驱动的延时线。

    应用

    • 多相时钟发生器
    • QDR/QDRII存储系统
    MAX3620
    用于高速时钟分配系统的延时线
    MAX3620：典型工作电路
    添加至 myAnalog

    将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

    创建新项目
    提问

    参考资料

    数据手册 2

    了解更多
    添加至 myAnalog

    Add media to the Resources section of myAnalog, to an existing project or to a new project.

    创建新项目

    软件资源

    找不到您所需的软件或驱动?

    申请驱动/软件

    最新评论

    需要发起讨论吗？ 没有关于 MAX3620的相关讨论？是否需要发起讨论？

    在EngineerZone®上发起讨论

    近期浏览