菜单

关闭

ADSP-21062L

40 MHz、120 MFLOPS、3.3v浮点SHARC

英文数据手册

新设计不推荐使用本产品

顶部

概览

优势和特点
产品详情

优势和特点

40MHz（指令速率：25ns）SISD SHARC内核
峰值性能：120MFLOP
与所有SHARC处理器代码兼容
支持IEEE兼容32位浮点、40位浮点和32位定点数学运算
2Mb片内双端口SRAM

无缝连接，实现可扩展DSP多处理
6个链路端口，全面支持点到点连接和阵列多处理
2个同步串行端口，具有独立的发射和接收功能
10通道DMA控制器
主机处理器接口

产品详情

ADSP-21062和ADSP-21060 SHARC DSP是具有新型功能和更强性能的信号处理微电脑。ADSP-2106x SHARC为针对高性能DSP应用而优化的32位处理器。ADSP-2106x基于ADSP-21000 DSP内核，形成一种完整的片上系统，增添了一个双端口片内SRAM和由专用I/O总线支持的集成I/O外设。

ADSP-2106x以高速、低功耗CMOS工艺制成，指令周期时间为25 ns，工作速率为40 MIPS。借助片内指令缓存，该处理器可以在单个周期内执行每条指令。

ADSP-2106x SHARC DSP代表着信号计算机领域新的集成标准，结合了高性能浮点DSP内核和集成式片内系统功能，包括4 Mb SRAM存储器（ADSP-21062为2 Mb，ADSP-21061为1 Mb）、主机处理器接口、DMA控制器、串行端口和链路端口，并为无缝DSP多处理提供了并行总线连接。

产品分类

音频和视频产品
- SHARC处理器

处理器和DSP
- SHARC处理器

类似器件点击在参数搜索中查看所有

产品生命周期新设计不推荐使用本产品

表示相关产品已过时，ADI公司不再推荐新设计使用。

文档

数据手册 (1)

ADSP-21060/ADSP-21060L/ADSP-21062/ADSP-21062L/ADSP-21060C/ADSP-21060LC: SHARC Processor Data Sheet (Rev. H)

应用笔记 (44)

EE-112: Class Implementation in Analog C++

EE-332: 周期计数与分析

EE-332: Code example (Rev 2, 03/2008)

EE-332: Cycle Counting and Profiling (Rev. 2)

EE-332: Code example

EE-328: 将ADSP-2106x/2116x 的设计移植到ADSP-2126x/2136x/ 2137x SHARC®处理器系统 (Rev. 1)

EE-305: 基于SHARC®处理器的系统设计与调试 (Rev. A)

EE-340: SHARC®处理器和Blackfin®处理器的SPI 连接 (Rev. 1)

EE-340: Code example (Rev 1, 07/2008)

EE-175: 仿真器与EZ-KIT Lite®评估系统问题解决指南 (Rev. 10)

EE-175: RMA forms (Rev 10, 11/2007)

EE-68: JTAG 仿真技术参考 (Rev. 10)

EE-340: Connecting SHARC^® and Blackfin^® Processors over SPI (Rev. 1)

EE-340: Code example

EE-323: Implementing Dynamically Loaded Software Modules (Rev. 1)

EE-323: Associated Code

EE-330: Windows Vista Compatibility in VisualDSP++ 5.0 Development Tools (Rev. 1)

EE-328: Migrating from ADSP-2106x/2116x to ADSP-2126x/2136x/2137x SHARC® Processors (Rev. 1)

EE-175: Emulator and Evaluation Hardware Troubleshooting Guide for VisualDSP++ Users (Rev. 14)

EE-175: Associated Files

EE-280: In-Circuit Flash Programming on ADSP-2106x SHARC® Processors (Rev. 2)

EE-280: Code Example (Rev 2, 03/2007)

EE-56: Tips and Tricks on SHARC® EPROM and Host Boot Loader (Rev. 3)

EE-84: External Port DMA Modes of Operation for SHARC Processors (Rev. 2)

EE-84: Code Example (Rev 2, 2/2007)

EE-253: Power Bypass Decoupling of SHARC® Processors (Rev. 1)

EE-305: Designing and Debugging Systems with SHARC Processors (Rev. 1)

EE-267: Implementing In-Place FFTs on SISD and SIMD SHARC® Processors (Rev. 1)

EE-267 Software Code

EE-261: Understanding Jitter Requirements of PLL-Based Processors (Rev. 1)

EE-202: Using the Expert Linker for Multiprocessor LDFs (Rev. 3)

EE-202 Software Code

EE-241: SHARC® DSPs to TigerSHARC® Processors Code Porting Guide (Rev. 1)

EE-241 Software Code

EE-191: Implementing a Glueless UART Using The SHARC® DSP SPORTs

EE-191 Software Code

EE-68: Analog Devices JTAG Emulation Technical Reference (Rev. 10)

EE-141: Benchmarking C Code on the ADSP-2106x and the ADSP-2116x Family of DSPs

EE-166: ADSP-2106x EPROM Overlay Support with VisualDSP++ 2.0

EE-166 Software Code

EE-132: Placing C Code and Data Modules in SHARC memory using VisualDSP++™

EE-132 Software Code

EE-128: DSP in C++: Calling Assembly Class Member Functions From C++

EE-116: SHARC Shortword DMA

EE-116 Software Code

EE-109: ADSP2106x : Using 2106x SPORT's as Timers

EE-86: Interfacing SHARC 2106x DSPs to PLX 9080 PCI Bridge Chips

EE-85: Recommended Handling of Unused SHARC Pins

EE-70: ADSP-2106x SPORT DTx pins: Is There Potential MCM Data Contention Between Different SHARCs

EE-69: Understanding and Using Linker Description Files on SHARC Processors (Rev. 2)

EE-69: Code Example (Rev 2, 01/2007)

EE-62: Accessing Short Word Memory In C

EE-47: ADSP-2106x Link Ports - Maximum Throughput

EE-46: SHARC Internal Power Measurements

EE-45: Using the ADSP-2106x/21020 EZ-ICE DBWIN Utility

EE-42: C-Programs on the ADSP-2106x

EE-110: A Quick Primer on ELF and DWARF File Formats

EE-104: Setting Up Streams with the VisualDSP Debugger

EE-104 Software Code

EE-74: Analog Devices Serial Port Development and Troubleshooting Guide

EE-103: Performing Level Conversion Between 5v and 3.3v IC's

EE-37: How to Interface an LCD to the 21xx and 2106x Family DSP's

处理器使用手册 (2)

SHARC Processors: Manuals

ADSP-2106x SHARC^® User's Manual (Rev. 2.1)

Documentation Errata

集成电路异常 (1)

ADSP-21062/ADSP-21062L SHARC Anomaly List for Revisions 2.0, 2.1, 3.0 (Rev. A)

仿真器使用手册（旧版） (2)

Apex-ICE USB Emulator Hardware Installation Guide (Rev. 6.0)

Summit-ICE PCI Emulator Hardware Installation Guide (Rev. 4)

软件代码及系统需求

软件工具异常

Software and Tools Anomalies Search

工具及仿真模型

IBIS模型

TXT

ADSP-21062L IBIS Datafile (QFP Package)

[IBIS Ver]2.1,[File Rev]1.1, [Date]12/02/98

TXT

ADSP-21062 IBIS Datafile (BGA Package)

[IBIS Ver]2.1, [File Rev]1.1,[Date]12/02/98

BSDL模型

Designing with BGA

Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages

TXT

28 kB

ADSP-21062L SHARC Processor BSDL File 225 ball PBGA Package (10/2009)

TXT

ADSP-21062L: PQFP (EDQUAD) package

[BSDL Revision] 1.6, [Date] 01/08/99

参考资料

技术文章 (1)

An Efficient Asynchronous Sampling-rate Conversion Algorithm for...

设计资源

ADI始终把满足您最高可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。

质量和可靠性

原理图符号和PCB封装

PCN-PDN信息

申请产品/工艺变更通知

关闭

加入我的myAnalog

讨论

ADSP-21062L

没有找到你想要的？即刻访问 ADI中文技术论坛 »

样片申请及购买

电脑版网站提供样片和购买功能

返回

查询库存

这里所列出的美国报价单仅供预算参考，指美元报价（规定订量的每片美元，美国离岸价），如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于特殊批量报价，请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。

价格表帮助

加入我的myAnalog