概览

优势和特点

  • 40MHz(指令速率:25ns)SISD SHARC内核
  • 峰值性能:120MFLOP
  • 与所有SHARC处理器代码兼容
  • 支持IEEE兼容32位浮点、40位浮点和32位定点数学运算
  • 2Mb片内双端口SRAM
  • 无缝连接,实现可扩展DSP多处理
  • 6个链路端口,全面支持点到点连接和阵列多处理
  • 2个同步串行端口,具有独立的发射和接收功能
  • 10通道DMA控制器
  • 主机处理器接口

产品详情

ADSP-21062和ADSP-21060 SHARC DSP是具有新型功能和更强性能的信号处理微电脑。ADSP-2106x SHARC为针对高性能DSP应用而优化的32位处理器。ADSP-2106x基于ADSP-21000 DSP内核,形成一种完整的片上系统,增添了一个双端口片内SRAM和由专用I/O总线支持的集成I/O外设。

ADSP-2106x以高速、低功耗CMOS工艺制成,指令周期时间为25 ns,工作速率为40 MIPS。借助片内指令缓存,该处理器可以在单个周期内执行每条指令。

ADSP-2106x SHARC DSP代表着信号计算机领域新的集成标准,结合了高性能浮点DSP内核和集成式片内系统功能,包括4 Mb SRAM存储器(ADSP-21062为2 Mb,ADSP-21061为1 Mb)、主机处理器接口、DMA控制器、串行端口和链路端口,并为无缝DSP多处理提供了并行总线连接。

产品生命周期 icon-not-recommended 新设计不推荐使用本产品

表示相关产品已过时,ADI公司不再推荐新设计使用。

参考资料

  • 查看全部 (44)
  • 数据手册 (1)
  • 应用笔记 (38)
  • 处理器使用手册 (2)
  • 集成电路异常 (1)
  • 仿真器使用手册(旧版) (2)
  • 应用笔记

    软件代码及系统需求

    工具及仿真模型

    IBIS模型

    ADSP-21062L IBIS Datafile (QFP Package)

    [IBIS Ver]2.1,[File Rev]1.1, [Date]12/02/98

    ADSP-21062 IBIS Datafile (BGA Package)

    [IBIS Ver]2.1, [File Rev]1.1,[Date]12/02/98

    BSDL模型

    Designing with BGA

    Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages

    ADSP-21062L: PQFP (EDQUAD) package

    [BSDL Revision] 1.6, [Date] 01/08/99