概览

优势和特点

  • 40MHz(25ns指令速率)SISD SHARC内核
  • 120MFLOP峰值性能
  • 与所有SHARC处理器代码兼容
  • 支持兼容IEEE的32位浮点、40位浮点和32位定点运算
  • 2Mb片上双端口SRAM
  • 用于可扩展DSP多重处理的无胶合连接
  • 六个链路端口,用于点到点连接和阵列多重处理
  • 两个同步串口,带独立发送和接收功能
  • 10通道DMA控制器
  • 主处理器接口

产品详情

ADSP-21062和ADSP-21060 SHARC DSP是能提供新的功能和性能水平的信号处理器。ADSP-2106x SHARC是针对高性能DSP应用而优化的32位处理器。ADSP-2106x基于ADSP-21000 DSP内核,增加了双端口片上SRAM和专用I/O总线支持的集成式I/O外设,可形成完整的系统级芯片。

ADSP-2106x采用高速、低功耗CMOS工艺制造,具有25 ns的指令周期时间,可提供40 MIPS的工作性能。通过其片上指令缓存,该处理器可以在单个周期内执行所有的指令。

ADSP-2106x SHARC DSP通过整合高性能浮点DSP内核与4 Mb SRAM存储器(ADSP-21062为2 Mb,ADSP-21061为1 Mb)、主处理器接口、DMA控制器、串口以及用于无胶合DSP多重处理的链路端口和并行总线连接等集成式片上系统功能,为信号处理器树立了集成度新标杆。

产品生命周期 icon-not-recommended 新设计不推荐使用本产品

表示相关产品已过时,ADI公司不再推荐新设计使用。

文档

应用笔记 (45)

软件代码及系统需求

工具及仿真模型

IBIS模型

ADSP-21062 IBIS Datafile (BGA Package)

[IBIS Ver]2.1, [File Rev]1.1,[Date]12/02/98

ADSP-21062 IBIS Datafile (QFP Package)

[IBIS Ver]2.1, [File Rev]1.1,[Date]12/02/98

BSDL模型

Designing with BGA

Surface Mount Assembly Recommendations for Plastic Ball Grid Array (PBGA) Packages

ADSP-21062: PQFP (EDQUAD) package

[BSDL Revision] 1.6, [Date] 01/08/99

设计资源

ADI始终把满足您最高可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。

PCN-PDN信息

讨论

ADSP-21062 没有找到你想要的? 即刻访问 ADI中文技术论坛 »

样片申请及购买

电脑版网站提供样片和购买功能
返回
查询库存


这里所列出的美国报价单仅供预算参考,指美元报价(规定订量的每片美元,美国离岸价),如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。对于特殊批量报价,请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。


价格表帮助