AD6673
Info : 推荐新设计使用
searchIcon
cartIcon

AD6673

80 MHZ带宽双通道中频接收机

更多 showmore-icon

Info : 推荐新设计使用 tooltip
Info : 推荐新设计使用 tooltip
查看： 产品详情
arrow-icon

不是您想寻找的产品？

viewall 去产品选项表
特性
  • JESD204B Subclass 0或Subclass 1编码串行数字输出
  • 信噪比(SNR)：71.9 dBFS（185 MHz AIN，250 MSPS，NSR设为33%）
  • 无杂散动态范围(SFDR)：88 dBc（185 MHz AIN，250 MSPS）
  • 总功耗：
    707 mW (250 MSPS)
  • 1.8 V电源电压
  • 1至8整数输入时钟分频器
  • 采样速率最高达250 MSPS
  • 中频采样频率最高达400 MHz
  • 模数转换器(ADC)内置基准电压源
  • 欲了解更多特性，请参考数据手册


更多细节
show more Icon

AD6673是一款11位、250 MSPS、双通道中频(IF)接收机，专门针对要求高动态范围性能、低功耗和小尺寸的电信应用中支持多天线系统而设计。


该器件包括两个高性能模数转换器(ADC)和噪声整形再量化器(NSR)数字模块。每个ADC由多级、差分流水线架构组成，并集成了输出纠错逻辑，每个ADC差分流水线的第一级包含一个宽带宽开关电容采样网络。集成基准电压源可简化设计。占空比稳定器(DCS)补偿ADC时钟占空比的波动，使转换器保持出色的性能。


各ADC的输出内部连接到NSR模块。集成NSR电路能够提高奈奎斯特带宽内较小频段的信噪比(SNR)性能。该器件支持两种不同的输出模式，可通过SPI选择。如果使能NSR特性，则在处理ADC的输出时，AD6673可以在有限的部分奈奎斯特带宽内实现更高的SNR性能，同时保持11位输出分辨率。


可以对NSR模块进行编程，以提供采样时钟22%或33%的带宽。例如，当采样时钟速率为250 MSPS时，在22%模式下，AD6673可以在55 MHz带宽内实现最高76.3 dBFS的SNR；在33%模式下，它可以在82 MHz带宽内实现最高73.5 dBFS的SNR。


禁用NSR模块时，ADC数据直接以11位的分辨率提供给输出端。这种工作模式下，AD6673能够在整个奈奎斯特带宽内实现最高65.9 dBFS的SNR。因此，AD6673可以用于电信应用，例如要求更宽带宽的数字预失真观测路径。


默认情况下，ADC输出数据可以直接路由至两个外部JESD204B串行输出通道，这些输出设置为电流模式逻辑(CML)电平。支持两种模式，使得输出编码数据可通过一个或两个通道发送（L = 1；F = 4或L = 2；F = 2）。单通道操作支持最高125 MSPS的转换器速率。器件提供同步输入控制（SYNCINB±和SYSREF±）。


产品特色
  1. 可配置JESD204B输出模块集成锁相环(PLL)，支持每通道最高5 Gbps的采样速率（最多两个通道）。
  2. 中频接收机包括两个11位250 MSPS ADC，ADC具有可编程的噪声整形再量化器(NSR)功能，当带宽降低至采样速率的22%或33%时，它能提高信噪比。
  3. 支持可选RF时钟输入以简化系统板设计。
  4. 取得专利的差分输入在最高至400 MHz的输入频率下仍保持出色的信噪比(SNR)性能。
  5. 片内1至8整数输入时钟分频器和SYNC输入支持多器件同步。
  6. 采用1.8 V单电源供电。
  7. 标准串行端口接口(SPI)支持各种产品特性和功能，例如：控制时钟DCS、关断模式、测试模式、 基准电压模式、超量程快速检测以及串行输出配置等。

应用
  • 分集无线电系统
  • 多模式数字接收机(3G)
    TD-SCDMA、 WiMax、 WCDMA、 CDMA2000、 GSM、 EDGE、 LTE
  • DOCSIS 3.0 CMTS上游接收路径
  • HFC数字反向路径接收器
  • I/Q解调系统s
  • 智能天线系统
  • 电子测试与测量设备
  • 雷达接收机
  • COMSEC无线电架构
  • IED检测/干扰系统
  • 通用软件无线电
  • 宽带数据应用


Show More Arrow image
modal bookmark icon

{{modalTitle}}

modal close icon

{{modalDescription}}

{{dropdownTitle}}

input down arrow
  • {{defaultSelectedText}}
    • {{#each projectNames}}
  • {{name}}
    • {{/each}} {{#if newProjectText}}
  • plus icon {{newProjectText}}
    • {{/if}}
{{#if toggleButtonDescription}}
{{toggleButtonDescription}}
{{/if}} {{#if newProjectTitle}}

{{newProjectTitle}}

{{projectNameErrorText}}

{{/if}}

AD6673

文档

5
overlayclose

筛查

1 应用

mobileoverlaydownarrow
  • 全部
    TickIcon
  • 数据手册
  • 用户手册
  • 信息
  • 全部
    TickIcon
  • 英文
  • 中文
  • 日文
resetfilter

重置过滤器

数据手册

1

PDF Vector

pdf

更新 10/05/2012
英文

AD6673: 80 MHz Bandwidth, Dual IF Receiver Data Sheet (Rev.C)

打开PDF文件

redirect
1769 kB
download

下载 PDF

用户手册

1

PDF Vector

WIKI

更新 10/11/2012
英文
Evaluating the AD9250/AD6673 Analog-to-Digital Converters redirect icon

信息

3

PDF Vector

HTML

更新 02/14/2015
英文
JESD204 Serial Interface redirect icon

PDF Vector

HTML

更新 02/14/2015
中文
JESD204串行接口 redirect icon

PDF Vector

HTML

更新 03/06/2015
日文
シリアル・インターフェース標準規格JESD204 redirect icon

没有符合要求的搜索结果。请尝试重置您的筛选或搜索一个不同的术语

产品技术资料帮助

close icon

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

参考资料

ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。

产品型号 引脚/封装图-中文版 文档 CAD 符号，脚注和 3D模型
AD6673BCPZ-250 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) external-link
  • HTML
  • Material Declaration external-link
  • HTML
  • Reliablity Data external-link
AD6673BCPZRL7-250 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) external-link
  • HTML
  • Material Declaration external-link
  • HTML
  • Reliablity Data external-link

软件和型号相关生态系统

 
JESD204x Frame Mapping Table Generator
Info:False

The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

  • file-icon HTML JESD204x Frame Mapping Table Generator external icon

    • 找不到您所需的软件或驱动?

    申请驱动/软件

    评估套件 2

    reference details image

    EVAL-ADC-FMC-INT

    停产：高速ADC FMC转接板

    zoom

    EVAL-ADC-FMC-INT

    停产：高速ADC FMC转接板

    download icon

    下载

     print icon

    打印
    EVAL-ADC-FMC-INT
    停产：高速ADC FMC转接板
    立即购买 更多内容

    产品详情

    该评估板已停产且不再推荐使用。

    CVT-ADC-FMC-INTPZB于2012年开发，用作某些传统ADI Tyco连接器EVB与某些COTS Xilinx FPGA平台上的业界标准FMC型新型连接器之间的临时桥梁。该转接板仅针对此处列出的特定ADI转换器EVB和特定第三方Xilinx COTS FPGA平台之间的兼容性进行验证：https://wiki.analog.com/resources/alliances/xilinx#ad-adc-fmc_adapter_board

    请注意，CVT-ADC-FMC-INTPZ仅支持以上链接中列出的一小部分转换器板。

    此时，之前由CVT-ADC-FMC-INTPZ支持的大多数传统Tyco评估板已停产或使用新的FMC兼容连接器进行重新设计。由于不再需要/得到普遍支持，我们决定废弃该转接板。

    资料

    pdf icon

    PDF

    High Speed ADC FMC Interposer Evaluation Board Schematic Board (176 KB, pdf) reference design link

    pdf icon

    URL

    High Speed ADC FMC Interposer Evaluation Board Layout Board (765 KB, zip) reference design link

    pdf icon

    URL

    High Speed ADC FMC Interposer Evaluation Board Bill of Materials (18.4 KB, xls) reference design link

    更多 Arrow image

    EVAL-AD6673

    AD6673评估板

    评估套件2

    evaluation kit item images

    EVAL-ADC-FMC-INT

    停产：高速ADC FMC转接板

    EVAL-AD6673

    AD6673评估板

    工具及仿真模型 4

    近期浏览

    产品详情
    参考资料
    软件和型号相关生态系统
    评估套件
    工具及仿真模型
    最新评论