簡化5G基地台的發射器線路、設計和評估

作者：ADI 終端市場專家 Hamed M. Sanogo

摘要

LTE和5G等無線通訊標準強調更高的資料速率和頻譜效率，促使無線原始設備製造商(OEM)採用正交頻分多工(OFDM)等新傳輸格式。然而，由於峰均功率比(PAPR)高，5G訊號及其包絡中的大幅波動特別容易受到非線性功率放大器(PA)失真的影響。對於高PAPR訊號而言，PA非線性可能會產生嚴重的訊號失真，導致誤碼率(BER)增加和訊號雜訊比降低。本文將介紹PAPR及其來源、PAPR對傳輸線路中的射頻零組件的影響，並討論如何消除PAPR或者至少減輕其對訊號鏈的影響。

引言

在一些較新的調變格式中，包括OFDM和各種形式的正交幅度調變(QAM)等，訊號包絡會出現大幅波動，導致訊號的PAPR較高。在非線性PA上處理高PAPR訊號會引起頻譜再生。頻譜再生是指原始輸入中沒有的、因增益壓縮而產生的新頻率。高PAPR會引起頻內失真，進而導致整個系統的BER性能下降。本文將探討一種解決方案，以說明如何透過使用數位預失真(DPD)和削峰(CFR)引擎來協助在效率和線性度之間找到適當的系統平衡點。

廣泛應用的OFDM調變

在LTE和5G系統中，載波聚合（即平行傳輸多個載波）用於提高頻寬和資料速率。OFDM調變是一種非常成熟且廣泛使用的多載波傳輸技術，能夠優化頻率效率，並減輕多路徑反射對接收器訊號解調能力的影響。使用OFDM時，最終波形是承載資訊的子載波的正交總和，其中每個子載波有其各自的中心頻率和調變方案。在時間域中，子載波的峰值有時會對齊，進而形成大的聚合OFDM波形峰值。OFDM的一個獨有特性是子載波波形是正交組合波形，因此一個子載波的零點（或零幅度）與其他子載波的峰值吻合，如圖1所示。由此實現了相對高效的通道頻寬使用率，相較於傳統單載波調變，具有更高的頻譜效率。

OFDM還有多個其他優勢，包括對多徑衰落的良好抗干擾能力。然而，OFDM調變面臨的一個主要問題是傳輸波形存在較高的PAPR。圖2顯示了各種常見行動通訊技術或調變類型的PAPR。從圖中可以看到，隨著新標準或調變技術的出現，典型的PAPR持續穩定的增加。

OFDM訊號中的PAPR

如前所述，透過OFDM調變實現的載波聚合用於提高5G系統中的頻寬和資料速率。此外，OFDM會產生具有非恆包絡的訊號，可能會導致高PAPR，進而造成系統損壞。如果未適當指定射頻訊號線路中的射頻功率元件（尤其是PA）來處理預期電壓峰值，射頻功率元件可能會失效。高PAPR會將PA驅動到深度飽和狀態（即非線性工作區域），導致PA的效率降低，進而產生失真，造成訊號的頻譜擴展。對於非恆包絡數位調變方案而言，PA的線性度一直是關鍵的設計考量。圖3顯示了在 ADRV9040發射器輸出端採集的時域LTE 64-QAM訊號。

互補累積分佈函數

有鑑於OFDM的形式，OFDM訊號需要採用統計方法進行正確測量。互補累積分佈函數(CCDF)用於評估射頻訊號鏈中PAPR的抑制效果。圖4a所示為LTE下行鏈路10 MHz頻寬和64 QAM子載波調變訊號的傳輸波形。圖4b中的CCDF顯示，在0.01%的時間內，訊號功率比平均功率高至少7.4 dB。理論最大峰值出現在概率為0%時，在圖中未定義。曲線在PAPR約為7.4 dB時與x軸相交（0.01%，或概率為10e^-4），表示每一萬個樣本中，就有一個樣本功率預計將比平均功率高7.4 dB以上。

仔細觀察CCDF圖就會發現，y軸是累積概率，通常繪製在對數坐標系中；而x軸是功率，以dB為單位進行繪製。CCDF圖顯示了訊號功率等於或高於平均功率的概率或時間百分比。本質上，對於每個功率位準，CCDF圖描繪了訊號高於平均功率位準的時間長度。隨著CCDF曲線向右移動，峰值功率與平均功率之比增加。

CCDF圖可驗證線性操作，通常在PA之後立即測量。相較於追蹤不同功率位準下的增益變化的常用方法，CCDF圖能夠更精準地描繪訊號壓縮。透過對波峰因數出現進行統計分析，設計人員能夠利用CCDF圖來評估放大器壓縮對系統BER和/或誤差向量幅度(EVM)的影響。

PAPR為什麼重要？

PA在本質上是非線性的，需要權衡線性度與效率。常見的非線性問題有增益壓縮和相位失真，包括頻內失真和頻外失真。此類因素都會導致系統的BER性能下降，並引起頻外頻譜再生，進而產生相鄰通道干擾並違反監管機構制定的頻外發射標準。

在測試PA時，輸入幅度逐漸增加，直到測量的比率降低1 dB（代表1 dB增益壓縮）。1 dB壓縮點是關鍵的品質因數，為射頻設計人員提供了關於放大器性能的參考依據。本質上，放大器的1 dB壓縮點被定義為元件的增益較其小訊號值降低1 dB時的輸出功率。該參數常用於放大器開始出現非線性的參考點，約等於放大器的最大可用峰值輸出功率。因此，許多射頻設計人員預估的PA最大工作輸出功率通常比其1 dB壓縮點小幾個dB。因此，為了避免具有高PAPR的訊號使PA變得飽和，找到PA的1 dB壓縮點非常重要。PAPR也被稱為波峰因數。圖5所示為標明1 dB壓縮點的AM-AM曲線。

當設計人員評估了PA並確定了1 dB壓縮點後，需要透過輸入功率回退操作，使PA工作在其線性區域（例如，在工作曲線的線性部分以較低功率運行PA），進而避免頻譜再生，這是正確的嗎？並不完全是！

在遠離PA飽和點的情況下對輸入功率進行回退操作，確實有助於避免前面提到的所有非線性問題，但也會導致效率大幅降低，並增加發熱量。透過增加系統功耗來解決效率低下的問題並非一種可行的權衡方案。如圖2所示，隨著標準機構制定新的調變方案來更能利用現有頻譜，訊號的波峰因數水準會越來越高。因此，從長遠來看，使用PA回退策略並不可行。本文接下來將討論兩種實現策略，這兩種策略結合使用時，能夠讓PA在達到其飽和點的情況下，仍保持良好的線性度並顯著提高效率。第一種策略是使用幅度削波技術來降低PAPR，第二種策略是在預期功率範圍內對PA的非線性回應進行線性化。

大獲成功的數位前端解決方案的兩個特性

無線數位前端(DFE)系統涵蓋廣泛的子系統，包括DPD、數位上變頻(DUC)、數位下變頻(DDC)和CFR。此外，還有其他一些重要方面，例如直流失調校準、脈衝整形、鏡像抑制、數位混頻、延遲/增益/不平衡補償、誤差校正和其他相關模組。DPD電路利用在PA輸出端採集的資料來對PA輸出進行線性化處理。DPD允許PA更高效地運行，進而提高系統線性度，而CFR有助於限制訊號PAPR。在使用CFR縮小了訊號的動態範圍後，接著使用DPD引擎，使得PA能夠在線性區域以上運行。雖然每個模組都涵蓋了DFE的一些主要特性，但本文的這一部分將重點關注CFR和DPD模組。

削峰

OFDM波形的大部分輸入訊號將在PA的線性範圍內。然而，如前所示，訊號的峰值可能超出了PA的線性工作範圍，會對系統造成損壞，引發長期可靠性問題。再次強調，有必要在盡可能高的輸入功率下驅動PA，但又不使其飽和。為了避免因峰值造成的飽和，使用了CFR，此時不是衰減整個訊號，而是只衰減高於PA線性範圍的訊號部分。簡而言之，CFR有助於使PA保持線性。

當峰值得到抑制時，會產生恆定的輸出功率，進而確保訊號保持在PA的線性範圍內。請注意，CFR不是線性化技術，而是效率改進方案。得到有效實現時，CFR可消除發射訊號的峰值，以降低峰均比，同時仍遵守目標頻譜發射遮罩要求、鄰道功率比和EVM規範。圖6所示為檢測到的高於閾值位準的訊號峰值。峰值的幅度降低到某個目標值以下。之後，通常會進行濾波，以便對訊號頻譜進行整形。

CFR的缺點在於削波會造成頻內訊號失真和頻外輻射，頻內訊號失真會導致BER性能下降，而頻外輻射會對相鄰通道施加頻外干擾訊號。簡而言之，削波的後果是訊號ACLR和EVM變差。為了減少頻外輻射，通常會對削波的訊號進行濾波，但其代價是峰值再生。

數位預失真

借助DPD，PA能夠在飽和區運行，且不影響其線性特性。如此一來，射頻設計人員能夠在高效的非線性PA區域操作其系統，同時保留OFDM調變所需的發射訊號線性度。換句話說，透過DPD，PA的線性區域得以擴展。透過對PA的反向AM-AM和AM-PM特性進行建模，DPD引擎可生成預失真器係數。本質上，DPD專注於提高PA在其峰值效率點運行時產生的訊號品質。DPD目的在引入反向非線性來補償PA增益。具體而言，就是在輸入波形中引入精準的消除鉅齒來補償PA的頻內非線性產物，進而提高非線性PA的線性度。圖7顯示了用於對PA回應進行線性化的DPD構想。

這項技術的工作原理是對數位域中傳輸的資料進行預失真處理，進而消除模擬域中因PA壓縮造成的失真。實現DPD的方法既包括基本查閱資料表(LUT)等簡單的方案，也包括即時訊號處理方法等更複雜的方案。DPD的實現可分為無記憶模型和有記憶模型。

無記憶的DPD

無記憶的DPD僅根據目前樣本校正IQ樣本的幅度和相位。嚴格無記憶的PA可通過AM-AM和AM-PM轉換進行表徵。暫態非線性通常透過PA的AM-AM和AM-PM回應進行表徵，其中PA的輸出訊號幅度和相位偏差是其當前輸入訊號幅度的函數。因此，無記憶的PA可通過AM-AM和AM-PM回應進行表徵。所得到的測量值用於創建LUT資料，將每個輸入功率/相位組合與產生目標線性輸出所需的功率/相位關聯起來。無記憶DPD的優勢在於可以相對簡單地透過查閱資料表的方式進行。圖7a和7b分別顯示了在包含4096個樣本的2× 100 MHz、400 MHz頻寬資料集上，PA在應用和未應用DPD校正的情況下的AM-AM回應。

有記憶的DPD

隨著發射訊號頻寬變寬，PA將開始表現出記憶效應。在偏置網路、去耦電容、電源電路等特定元件中，記憶效應體現為不一致的頻率響應，或者可歸因於主動元件的熱常數。因此，PA的當前輸出不僅取決於當下的輸入，還取決於過去的輸入值。出現這種情況時，PA已成為有記憶的非線性系統。有記憶的DPD根據先前的多個樣本及其相互依賴關係來校正IQ資料樣本的幅度與相位。PA的回應通常不僅取決於當下訊號幅度，還取決於先前樣本的幅度。因此，數位預失真器也需要具有記憶結構，而這正是DPD數學運算的核心基礎。Volterra級數是最普遍的多項式型有記憶非線性函數，用於建立具有記憶的非線性系統模型。因此，使用Volterra級數是引入記憶的常用方法。如需詳細探討使用Volterra級數對PA失真進行建模背後的數學細節（不在本文範圍內），請參閱Masterson (2022)。²

促進輕鬆設計5G射頻訊號鏈的框架

ADRV9040射頻收發器提供了簡化的框架，用於輕鬆設計、實現和測試5G通訊系統的射頻訊號鏈線路。分立式大規模MIMO系統採用分立的部署形式中，其主要需要四個晶片級，包括射頻收發器、DFE FPGA、基頻FPGA/ASIC和控制FPGA。由於這款收發器整合了DFE，因此不需要像其他分立解決方案使用多個FPGA，在其他分立解決方案中，DPD、CFR、DUC和DDC模組在電腦代碼中實現。而且，實現FPGA通常成本高昂且非常耗電。使用了款高度整合的射頻收發器後，便不再需要此類耗電量大的專用FPGA。在本文的這一部分，我們將重點介紹此款射頻收發器及其框架，可用於檢查典型PA增益線路，透過在元件內部實現暫存器寫入，對雜訊限值進行合理性檢查。

此款高度整合的射頻捷變收發器晶片系統(SoC)提供八個發射器、兩個用於監測發射器通道的觀測接收器、八個接收器、整合式本振(LO)和時脈頻率合成器和數位訊號處理功能，形成了具備強大數位前端功能的完整收發器。此款元件具有高射頻性能和低功耗，可滿足小型蜂巢式無線電單元(RU)、大型基地台4G/5G RU和大規模MIMO RU等蜂巢式基礎設施應用的需求。完整的收發器子系統包括自動和手動衰減控制、直流失調校正、正交誤差校正及數位濾波功能。此款收發器具有完全整合的數位前端，支援一些關鍵模組，包括DPD（高達400 MHz IBW）、高性能三級CFR引擎、整合數位下變頻和數位上變頻（二者都能支援多達八個組件載波）。此款元件適用於小型蜂巢單頻段、多頻段、TDD大規模MIMO和大型基地台RU設備中的TDD/FDD的部署/應用。圖9所示為總體的功能框圖。

基於ZIF的架構

ADRV9040的發射和接收訊號路徑採用零中頻(ZIF)架構，具有適合非連續多載波RU應用的寬頻寬和動態範圍。ZIF架構具有低功耗+射頻和頻寬彈性等優點。相較於分立解決方案，此種架構在尺寸、重量和功耗方面均有優勢。借助基於ZIF的架構，OEM能夠設計出小巧輕便的5G大規模MIMO無線電設備，使重量減輕40%，且能效提高約10%。對完整的小訊號無線電板進行分析後發現，相較於簡單的衍生RU，ZIF架構能夠顯著節省射頻BOM成本（採用32T32R的情況下）。

此外，零中頻架構在LO頻率時也會發射能量。由於IQ混頻和資料路徑的差異（例如不會存在兩個特性完全相同的混頻器），因此會出現正交和LO洩漏誤差（例如，載波的中心不在LO上）。在多載波和非對稱載波應用中，這個問題更為嚴重。為了減少這種不必要的發射，這款收發器採用Tx LO洩漏校正演算法，既用於初始校準，也用於運行時操作期間的追蹤校準。

CFR模組

此款元件的CFR有助於使PA保持線性。低功耗CFR引擎可協助設計人員降低輸入訊號的峰均比，支援實現更高效率的傳輸線路。如前所述，對於CFR，峰值校正後出現的頻譜再生始終是一大問題。值得注意的是，在優化演算法以確保CFR模組的影響與OEM的系統規範保持一致方面，ADRV9040發揮著非常重要的作用。理想的CFR模組具有超低延遲，且不會出現峰值漏檢的情況。

圖10顯示了5G新無線電(NR)訊號上的PAPR下降情況。CFR前（左）曲線圖顯示了峰值壓縮，隨著PAPR增加，輸出訊號的CCDF（黃色曲線）下降速率比輸入（高斯參考）的CCDF（綠色曲線）更陡。另一方面，在CFR後（右）曲線圖中，5G NR訊號得到大幅改善，其CCDF與高斯訊號的CCDF相似。

這種CFR是利用一種基於脈衝消除技術的變體來實現的，具體做法是從檢測到的峰值中減去預先計算的脈衝，使訊號保持在PA的線性範圍內。CFR模組由三個CFR引擎副本組成，其中每個副本都使用檢測閾值來檢測峰值，並使用校正閾值作為檢測到的峰值的衰減目標。從資料流程中減去經過頻譜整形的校正脈衝，使訊號保持在PA的線性範圍內。校正脈衝需要進行頻譜整形，以便管理洩漏到相鄰頻段的雜訊。ADRV9040可同時容納兩個校正脈衝，與元件上的兩個不同載波配置對應。校正脈衝可預先載入，並允許在兩種載波配置之間即時切換。

DPD模組

此款元件包括完全整合的低功耗DPD引擎，用於射頻訊號鏈的線性化應用，具有卓越的DPD性能。如前所述，使用Volterra級數是引入記憶的常用方法。這個DPD引擎基於廣義記憶多項式(GMP)和動態偏差減少(DDR)的簡化實現方案，GMP和DDR是眾所皆知的Volterra級數的廣義子集。關於ADRV9040中使用的廣義記憶多項式，可參閱收發器使用者指南和其他設計資料。反向PA模型(PA^-1)透過DPD執行器硬體，應用於插值數位基頻樣本。專用的嵌入式Arm^®Cortex^® A55處理器用於計算GMP係數。DPD執行器是可編程多項式計算器。圖11顯示了應用於插值數位基頻樣本的PA^-1模型。

這種DPD演算法支援間接學習和直接學習DPD機制，用於提取DPD模型係數。間接學習使用觀測接收器的資料作為參考，以預測與參考對應的輸入樣本，而直接學習使用DPD前執行器發射訊號作為參考，以大幅減少觀測到的資料和參考資料之間的誤差。二者的區別在於，間接學習演算法非常省時，而直接學習演算法更精準，但需要更長的時間進行收斂。對於不需要DPD的系統應用而言，ADRV9040可提供透過GPIO控制繞過預失真的機制。圖12顯示了對20 MHz LTE訊號應用DPD之後，ACLR中的功率譜密度改進情況。左圖所示的引起ACLR波動的因素已透過使用右圖中的DPD消除。

電源管理考量因素

為了避免在TDD從接收到發射的轉換過程中出現首個符號的EVM不佳（例如迴圈首碼）等情況，並實現卓越的射頻性能，為ADRV9040設計合適的電源解決方案非常重要。ADI Silent Switcher^®技術提供多種差異化功能，包括高開關頻率、超低有效值雜訊和散粒雜訊。Silent Switcher 3電源設計需要的元件較少，PCB佔用空間（尺寸）小，最重要的是，瞬態建立時間更短且控制良好，進而有助於實現超低EMI輻射。圖13顯示了大型基地台的總體功能框圖，其中包含一些建議的電源IC，例如用於為ADRV9040電壓軌供電的LT8627SP和ADM7172。

ADS10-V1EBZ和ADRV904X-MB/PCBZ評估平台

ADRV9040評估平台有助於建立簡單直接的框架，以用於測試用戶的設計。圖14所示為 ADS10-V1EBZ（主機板）和ADRV904X-MB/PCBZ評估板。射頻設計人員只需將設備連接到評估平台，即可擷取不同的曲線圖，而ADRV9040會承擔複雜的工作，透過將資料位元組寫入暫存器，查找最優性能配置。

結語

隨著電信技術的進步，通訊資料速率不斷提升，並可透過載波聚合改進頻譜效率，但與此同時，PAPR也隨之上升。透過將CFR和DPD功能整合到經過專業設計的ADRV9040收發器中，無線電設計過程得以簡化，相較於基於FPGA的傳統實現方案，最終降低了射頻物料清單(BOM)成本，縮小了電路板尺寸、減輕了重量，並降低了功耗。隨著全球部署大量無線基地台和遠端單元，提高功率放大器效率有助於服務提供者顯著降低能源成本和散熱成本。如此一來，不僅能夠加快產品上市時間，還有助於降低營運成本（能源成本和派遣服務成本），確保在網路中進行部署時符合各項要求。

參考文獻

¹ 「ADRV9040：具有DFE、400 MHz iBW射頻收發器的8T8R SoC」，ADI，2021年。

²Claire Masterson，「RF通訊的數位預失真：從等式到實現方案」，《類比對話》，第56卷第2期，2022年4月。