利用電流基準開關穩壓器設計來優化LDO餘裕控制——第一部分：雜訊來源、影響及策略

作者：ADI現場應用工程師 Kyosuke Shimo、產品應用工程師 Ino Ardiente，以及資深經理 Aldrick Limjoco


摘要

本文探討開關穩壓器的各種雜訊來源及其對不同類比訊號鏈元件的影響。文章重點介紹幾種雜訊抑制策略，包括使用低壓差(LDO)穩壓器作為有效的後置調節濾波器。文章並展示ADI的一系列解決方案，不僅能夠優化不同負載條件和輸出電壓下的LDO效率，而且具備良好的電源雜訊抑制性能。其中一種解決方案提供了一種新的方法，使LDO可以控制由電流基準架構的開關穩壓器產生的餘裕。

引言

設計高效且低雜訊的電源解決方案，對於利用高性能類比訊號鏈的雜訊敏感型系統非常重要。然而，對於不同的系統和頻率範圍，雜訊敏感度有所不同。有些應用（如超音波影像）特別容易受到低頻或1/f雜訊的影響。採用高性能資料轉換器的系統則很容易受到互調失真的影響，其中基頻輸出漣波可與載波訊號相互作用，產生和差量。這些多餘的頻率邊頻分量可能導致資料轉換器的訊號雜訊比(SNR)和無雜散動態範圍(SFDR)顯著下降。此外，電磁干擾(EMI)也是一個關鍵因素，尤其是在必須遵守嚴格EMI標準和認證條件的系統中。

圖1顯示了典型降壓調節器工作在穩態脈寬調變(PWM)模式下的雜訊頻譜。

此外，基頻漣波及其諧波會在整個雜訊譜中引入強雜散能量。基頻漣波是指開關穩壓器輸出端存在的殘餘交流電壓。其與穩壓器的開關操作具有相關性，並與轉換器的開關頻率一致。這種偽像可能透過調變類比輸入載波而顯著影響資料轉換器，產生不必要的旁帶，進而降低SFDR和SNR性能，如圖3所示。

Figure 1. Buck regulator output spectrum.
圖1.降壓調節器輸出頻譜

典型降壓調節器通常會產生低頻寬頻雜訊，此雜訊主要源自基準電壓源的雜訊。這可能導致敏感RF元件（例如整合壓控振盪器(VCO)的寬頻鎖相迴路(PLL)頻率合成器）出現相位雜訊問題，如圖2所示。

Figure 2. Phase noise of wideband PLL synthesizer with integrated VCO.
圖2.整合VCO的寬頻PLL頻率合成器的相位雜訊
Figure 3. 16-bit, 125 MSPS high speed ADC fast Fourier transform.
圖3.16位元、125 MSPS高速ADC快速傅立葉轉換

第三種雜訊涉及高頻諧波，這些諧波源於開關節點的電壓振鈴。這種振鈴由快速開關變換(di/dt)和穩壓器輸入迴路內寄生電感共同引起，如圖4所示。這會進一步加劇EMI和訊號完整性問題，並可能透過寄生方式耦合到穩壓器的輸出端。

解決雜訊問題

Silent Switcher® 3 (SS3)架構有效解決了低頻雜訊（特別是1/f雜訊）問題，在此區域內實現了卓越的低雜訊表現。

Figure 4. Buck regulator’s input current loop and switch node voltage waveform.
圖4.降壓調節器的輸入電流迴路和開關節點電壓波形

基頻漣波可透過多種技術來減輕。一種方法是使用RC濾波器，這種方法設計簡單，但也存在一定的侷限性。為了實現夠低的3 dB截止頻率，以便有效衰減漣波，需要一個大電容(C)和一個小電阻(R)。然而，如此配置可能會由於串聯電阻而產生相當大的功率損失，導致其在許多應用中效率較低。不過，在電源電流相對較低的情況下，這可能是可接受的。雖然衰減斜率限制為20 dB/十倍頻程，但這種方法的一個關鍵優勢是其不需要任何磁性元件。

LC濾波器也是一種常見且高效的方法。截止頻率通常設計為比開關頻率低至少一個數量級。其衰減斜率更陡，達到40 dB/十倍頻程，因此衰減效果更好。然而，LC濾波器的設計需要特別小心，尤其要注意諧振效應：在特定頻率時，它可能意外放大雜訊，而不是衰減雜訊。這兩種被動濾波器方法都會影響電壓輸出精度和瞬態性能。圖5展示了開關穩壓器輸出級後佈置的RC和LC濾波器。

Figure 5. RC and LC passive filters.
圖5.RC和LC被動濾波器

具有高增益頻寬積(GBW)的LDO可以有效抑制MHz範圍內的基頻漣波，同時實現卓越的低雜訊表現。然而，必須仔細權衡各種利弊，例如保持足夠的電源電壓抑制比(PSRR)和整體效率。相較於被動濾波器，將LDO用於後置調節級的方案更具優勢，包括更高的輸出電壓精度和更好的瞬態響應性能。為了實現良好的解決方案，務必仔細平衡VIN – VOUT餘裕與LDO的PSRR特性。高頻諧波（通常在100 MHz及以上的範圍內）可透過鐵氧體磁珠來有效衰減。這些元件在目標高頻下表現出電阻特性，因此非常適合抑制這種高頻雜訊。但需要注意的是，鐵氧體磁珠也會帶來一些複雜問題，例如諧振效應和不同負載條件下的阻抗變化。設計過程中必須仔細評估這些因素。1

為了實現卓越的高頻雜訊表現，可以採用Silent Switcher架構。這些設計透過顯著降低開關節點的高頻振鈴來使EMI最小化，進而成為適合雜訊敏感型應用的高度穩健解決方案。

開關穩壓器利用LDO來增強輸出雜訊性能

LDO通常放置在開關穩壓器之後，用於後置調節，以濾除某些頻率範圍內的雜訊偽像。LDO在抑制低頻（最高數百kHz）雜訊方面通常非常有效。高增益頻寬的LDO（如 LT3045）將此能力擴展到MHz範圍，提供優越的PSRR性能。該元件是一款20 V、500 mA的高性能、超低雜訊、超高PSRR穩壓器，非常適合對雜訊敏感的應用。相較於被動濾波器，LDO具備若干優勢，包括更高的輸出電壓精度、增強的穩定性和優越的瞬態響應。

LDO用於後置調節濾波器時，關鍵參數之一是PSRR。PSRR衡量的是穩壓器在一系列頻率下，能夠在多大程度上有效抑制或衰減輸入電源雜訊，防止雜訊傳播到輸出端並影響電壓完整性。

然而，PSRR與負載電流和餘裕電壓（輸入電壓與輸出電壓之差）都有關。負載電流是影響LDO誤差放大器開迴路增益的關鍵因素，因此會直接影響PSRR性能。在輕載條件下，調整元件表現出更高的阻抗，使得其與輸出電容形成的極點偏移至較低頻率。這種偏移會增強LDO有效抑制電源漣波的能力。

而在重載條件下，誤差放大器的輸出阻抗降低，開迴路增益也隨之降低。增益的降低導致PSRR下降，尤其是在DC與回饋迴路的單位增益頻寬之間的頻率範圍內。

隨著餘裕的減少，誤差放大器的增益會降低，這種效應在負載電流提高時表現更明顯。因此，PSRR性能在這些情況下會下降。2

LDO作為後置調節濾波器非常有效，但其性能與電壓餘裕和負載電流密切相關，因此必須對這兩項參數進行精細控制。雖然增加餘裕可以改善電源漣波抑制，但這也會導致功耗升高，效率降低，尤其是在負載電流較高的情況下。系統設計人員可以在有效的雜訊濾波和足夠的電壓餘裕之間找到平衡點，以維持高效率。這種平衡是實現整體設計的性能和節能目標的關鍵。

Figure 6. ADP5003 functional block diagram.
圖6.功能框圖

ADI優化效率和PSRR性能的方法

ADI提供差異化解決方案，將開關穩壓器與LDO結合作為後置調節濾波器，具有自我調整餘裕控制功能，可實現效率和電源雜訊抑制的平衡。

其中一種方法基於負載電流的動態變化。低雜訊微功耗管理ICADP5003在轉換的第一級整合了高效率3 A降壓調節器，其後是超低雜訊3 A LDO，用來消除開關漣波和雜訊。它提供一種自我調整餘裕控制配置，能夠在最小化雜訊的同時，提升效率和散熱性能，因而適用於高速資料轉換器和RF收發器。圖6所示為ADP5003自我調整餘裕控制的功能框圖。

在自我調整模式下，LDO會根據自身的負載電流，在內部調節降壓轉換器的輸出電壓，進而動態調整其餘裕。如此可確保實現良好的效率和雜訊表現。另外，ADP5003也可在獨立模式下運行。在該模式下，降壓轉換器和LDO分別獨立工作，輸出電壓透過外部電阻分壓器單獨設定。

圖7顯示了整個LDO負載電流範圍內的自我調整餘裕控制。x軸是負載電流，y軸是LDO的餘裕電壓。

Figure 7. Adaptive mode headroom vs. load current.
圖7.自我調整模式餘裕與負載電流的關係

自我調整餘裕控制模式下的餘裕方案配置為在不同負載條件下保持一致的PSRR，同時提升系統整體效率，如圖8所示。

Figure 8. LDO PSRR vs. frequency.
圖8.LDO PSRR與頻率的關係

另一種方法基於VOUT的動態變化。電壓輸入到輸出控制(VIOC)是ADI某些LDO的一個關鍵特性。其透過自動調整開關穩壓器的輸出來維持規定的餘裕電壓，進而提升系統效率。雖然VIOC不會自動選擇最佳PSRR，但用戶可以手動定義餘裕電壓，為特定應用實現期望的PSRR性能。

Figure 9. Typical LT3045-1 postregulating application.
圖9.典型的LT3045-1後置調節應用

以LT3045-1為例，該元件具有VIOC特性，是一款20 V、500 mA的超低雜訊、超高PSRR線性穩壓器。圖9展示了一個典型VIOC應用，其被用於對LT8608降壓調節器的輸出進行後置調節。VIOC電壓配置為1 V，LDO的最大輸入電壓限制為16.5 V。其中還展示了如何使用電阻分壓器來輕鬆配置輸入到輸出差模電壓，使設計人員能夠根據特定應用要求調整PSRR和功耗之間的平衡。

利用具有電流基準架構的開關穩壓器實現簡便的LDO餘裕控制

電流基準架構是一種設計方法，其將精密電流源，而非傳統的基準電壓源，用於調節輸出電壓的核心元件。其具有單位增益誤差放大器，輸出電壓可透過單一電阻輕鬆設定。這種方法在線性穩壓器中特別有利，並且越來越多地用於開關轉換器，以滿足高性能應用的需求。圖10中的降壓型IC就採用了這種架構。

Figure 10. Current source reference architecture of a buck IC.
圖10.降壓型IC的電流源基準架構

ADI的多款線性穩壓器採用了電流基準架構，例如LT3080和LT3045，元件均可實現高精度和低雜訊。LT3080是一款可調1.1 A低壓差穩壓器，內建精密電流源和電壓追隨器，可支援需要大電流和輸出調節能力（可調至0 V）的應用。高整合度開關轉換器，例如58 V、4 A降壓型µModule®穩壓器LTM4653和基於SS3(第三代低雜訊)技術的穩壓器，透過採用電流基準架構來提升低雜訊性能並降低EMI，同時保持高效率和精巧尺寸。

電流基準架構的優勢如下：

  • 輸出可調節到0 V，這在使用傳統基準電壓的情況下很難實現。
  • 簡化輸出電壓設定，因為其使用單一電阻，而非傳統基準電壓所需的兩個電阻。節省元件數量和空間。
  • 在整個輸出電壓範圍內性能一致，因為其以單位增益工作，無論輸出電壓如何，都能確保穩定的頻寬和瞬態響應。

憑藉ADI的先進SS3技術，輸出雜訊（0.1 Hz到100 kHz）在整個輸出電壓範圍內始終保持較低水準，確保無論輸出電壓位準如何，性能都很穩定。

一般而言，具有VIOC功能的LDO不能與SS3開關穩壓器搭配使用，因為SS3穩壓器沒有常規FB接腳。圖11顯示了一種新架構，其使用電流源基準開關穩壓器，根據開關穩壓器SET接腳和LDO輸出之間的電阻生成輸出電壓。

Figure 11. A block diagram of buck regulator with current source reference and LDO for headroom control.
圖11.利用電流源基準和LDO進行餘裕控制的降壓調節器框圖

藉由具有電流源基準特性的DC-DC轉換器，可以巧妙高效地實現類似於先進LDO的VIOC特性的功能。在此設定中，第一級開關轉換器使用其SET接腳處的電流源基準，並透過一個電阻將其連接到第二級LDO的輸出電壓，進而實現動態餘裕控制並改善雜訊性能。

結語

開關穩壓器的雜訊可能以不同方式影響類比訊號鏈元件，具體取決於每個元件對哪種頻率最敏感。根據系統需要處理的特定頻率範圍，我們可以應用不同的濾波技術來消除雜訊的影響。使用LDO是另一種有效方法，但需要仔細權衡PSRR與電壓餘裕；電壓餘裕決定元件的效率，尤其是在動態輸出電壓或負載條件變化的情況下。

繼本文之後，本系列文章的第二部分則將重點介紹如何透過電流基準DC-DC轉換器設計來優化LDO電壓餘裕控制，進一步深入介紹實際的實現方案、電路模擬和性能評估，並重點說明雜訊敏感型應用的關鍵考慮因素。

參考文獻

1Aldrick Limjoco和Jefferson Eco，「鐵氧體磁珠揭秘」， 《類比對話》，第50卷，2016年2月。

2Glenn Morita，「理解低壓差穩壓器(LDO)，實現系統優化設計」， 類比對話，第48卷，2014年12月。

3Yu Lu和Hugh Yu，「低雜訊Silent Switcher μModule和LDO穩壓器有助於改善超音波雜訊和圖像品質」，《類比對話》，第56卷，2022年4月。