소프트웨어 정의 무선(SDR)에서 전력 효율을 높이는 방법

글: 챈스 플레처(Chance Fletcher) 시스템 애플리케이션 엔지니어, 플로린 후르고이(Florin Hurgoi) 시스템 설계 엔지니어 / 아나로그디바이스(Analog Devices, Inc.)

개요

이 글은 고도로 통합된 상용 기성품(commercial-off-the-shelf, COTS) 소프트웨어 정의 무선(software-defined radio, SDR) 시스템 온 모듈(system-on-module, SOM)을 살펴보고, 이동식 전자전(electronic warfare, EW) 및 통신 애플리케이션에서 전력 소비를 최소화하면서 스펙트럼 모니터링을 위한 필수 수신 기능을 유지하는 방식으로 재설정이 가능한지를 평가한다.

머리말

전자전(EW)과 통신 애플리케이션 중에는 긴 작동 시간을 위해 전력 소비가 적은 이동식 시스템과 스펙트럼 모니터링을 위해 수신만 가능한 설계를 요구하는 것들이 있다. 이 글에서는 이러한 애플리케이션을 위해 ADRV9009-ZU11EG를 평가한다. 이 제품은 아나로그디바이스(Analog Devices)의 ADRV9009 송수신기 두 개와 AMD의 Zynq UltraScale+ MPSoC ZU11EG 한 개를 단일 PCB에 통합한 고도로 집적된 상용 기성품(COTS) 소프트웨어 정의 무선(SDR) 시스템 온 모듈(SOM)이다(그림 1).

각각의 ADRV9009 송수신기는 송신 채널, 수신 채널, 관측 수신 채널을 두 개씩 가지고 있어, SOM 전체로는 이들 채널을 총 네 개씩 제공한다. 이 SOM은 FR1 통신, MIMO 시스템의 채널 수 확장, 전력이 제한적인 환경에 설치하기 위한 전력 소모 최소화 등 다양한 사례에 활용되며, 이 외에도 많은 애플리케이션에 활용될 수 있다. 표 1은 이 SOM의 구성과 해당 전력 소비를 4개씩의 송신 및 수신 구성(기본), 2개의 수신 구성(중간), 2개의 저전력 수신 구성(마지막)으로 비교하여 나타낸 것이다.

표 1. SOM 구성 및 전력 소비

테스트 설정

이 SOM을 평가하려면 다음과 같은 하드웨어 및 소프트웨어가 필요하다:

• ADRV9009-ZU11EG SOM
• ADRV2CRR-FMC
• 윈도 또는 리눅스 운영체제를 실행하는 PC
• EVAL-ADP-I2C-USB
• 12 V, 6핀 전원 공급 장치

그림 2는 이 테스트 설정을 보여준다.

ADRV2CRR-FMC는 이 SOM과 연결되는 캐리어 카드이다. EVAL-ADP-I2C-USB 컨트롤러는 SOM에 탑재된 ADM1266과 통신할 수 있게 해주며, 이를 통해 전압 레일을 모니터링하고 입력 임계값과 같은 다양한 전압 파라미터를 설정할 수 있다. 컴퓨터는 IIO 오실로스코프( IIO 오실로스코프(IIO Oscilloscope), 파이썬 라이브러리, 그리고 이더넷이나 UART를 통한 연결 검증 등, SOM을 평가하기 위한 다양한 도구들을 사용할 수 있도록 지원한다. SOM의 위키 페이지 에는 이 SOM을 평가하는 데 필요한 모든 정보가 수록되어 있다. 모든 테스트 및 전력 측정은 제어된 실험실 환경의 실온에서 수행됐다. 이와 다른 환경에서 전력 측정 작업을 수행하려면 추가적인 온도 평가가 필요하다.

기본 성능

이 SOM은 75MHz부터 6GHz까지 동작하며, 수신기에서는 ADC 상에서 245.76MSPS의 샘플링 속도로 200MHz RF 대역폭을 제공하고, 송신기 및 관측 수신기에서는 DAC 상에서 491.52MSPS 샘플링 속도로 최대 450MHz RF 대역폭을 지원한다. 이 SOM은 MPSoC(multiprocessor system-on-chip)과 데이터 처리를 위한 DDR 메모리의 PS(processing subsystem) 및 PL(programmable logic) 뱅크, 클러킹을 위한 HMC7044B 그리고 다양한 통신 인터페이스를 포함하고 있다. 그림 3은 이 SOM의 전체적인 구성을 보여준다.

클럭 칩은 두 가지 주요 작동 모드를 지원한다. 하나는 기본 클럭 아키텍처로, SOM에 온보드 형태로 탑재된 HMC7044B와 캐리어 카드에 탑재된 HMC7044B를 이용하여 멀티칩 동기화(MCS)를 수행한다. MCS는 온보드 송수신기 칩들을 동기화하는 데 사용되는 기법으로, 이 아키텍처는 클럭 칩들을 캐스케이드 방식으로 연결하는 수만큼 확장이 가능하다. 다른 하나는 클럭 분배 모드로, 이 모드에서는 내부 PLL이 바이패스된다. 두 클럭 모드 간의 차이점 일부는 이 글에서 다루고 있으며, HMC7044B의 다양한 작동 모드, SOM의 MCS 기능, 각 모드 사용 시의 장단점 등에 대한 자세한 내용은 SOM 위키 페이지를 참고하면 된다. 그림 4는 기본 클럭 아키텍처를 보여준다.

수신 채널과 송신 채널은 각각 4개씩, 관측 수신 채널은 포함하지 않는 구성으로, 샘플링 속도와 대역폭은 최대로 높이고 초기화 보정 작업은 하지 않았을 때, 이 SOM의 전력 소비는 31.5W로 측정됐다. 시스템 전력 측정에는 온보드 전력 관리 IC(PMIC)인 ADM1177과 파이썬 스크립트를 활용했으며, 어떠한 피크나 낙폭에 의해 전력 데이터가 왜곡되지 않도록 하기 위해 PMIC로 8회 측정한 값의 평균 값을 사용했다. 이 파이썬 전력 평균화 스크립트는 위키 페이지에서 확인할 수 있다.

전력 소비 값을 검증하기 위해, 보드 상에서 동작 중인 각 부품의 전력 소비량을 합산하고, 전력 분배 네트워크(power distribution network, PDN)의 효율을 추정하는 방법도 활용했다. 이 방법을 통해, 전력 소비가 가장 큰 구성 요소들 중에 ADRV9009 송수신기, HMC7044B 및 AD9542 클럭 분배 칩, MPSoC와 그 주변 회로가 포함된다는 것을 확인할 수 있었으며, 그 결과 이들이 전력 최적화의 주요 목표가 됐다. PDN 효율은 RF 전원 공급의 경우 약 74%, 디지털 전원 공급의 경우 약 84%로 추정되었으며, 이는 공급 전압, 레일당 예상 전류 소모, 전압 레귤레이터의 동작 모드 등을 기반으로 계산됐다. PDN에 대한 보다 자세한 내용, 하드웨어 구현 문서, 회로도, 기타 설계 파일은 SOM 위키 페이지에서 확인할 수 있다.

비교를 위해, 수신 채널에서 기본 RF 성능을 평가했다. RF 측정을 위해, ADRV9009의 전체 동작 주파수 범위를 –20 dBm 전력 수준에서 스위프하도록 신호 발생기를 설정했으며, 이는 단일 수신 채널에 입력되어 입력 톤을 ADC의 풀 스케일 입력 전력에 가깝게 만든다. 인-밴드 SFDR(spurious-free dynamic range)은 기본 톤과 원하는 스펙트럼 내에서 가장 큰 스퍼 간의 차이를 계산하여 산출했다. 평균 SFDR은 78.5 dBc로 측정됐다. 이 평균값은 선형 다이내믹 레인지 값을 가지고 산출한 다음, 이를 캐리어 대비 데시벨(dB)로 변환한 것이다.

전력 소비 저감을 위한 변경 사항

전력 소비를 최소화하려면 하드웨어와 소프트웨어 조합의 변화가 반드시 필요하다. 기본적인 소프트웨어 변화의 경우, ADI의 IIO 오실로스코프와 같은 IIO 지원 도구를 통해 GUI 상에서 SDR 파라미터를 손쉽게 재설정할 수 있다. 이 도구는 채널의 온/오프, 초기화 또는 트래킹 보정의 활성화/비활성화, 주파수/대역폭 재설정, FFT 플로팅이나 SPI로 연결된 디바이스의 레지스터 읽기/쓰기와 같은 모니터링 기능 등을 제공한다. 파이썬으로도 동일한 작업을 수행할 수 있지만, 구현의 편의성을 위해 GUI 도구를 사용했다. 보다 깊이 있는 변경 작업을 위해서는 HDL(hardware description language)로 소프트웨어를 새로 빌드 및 로딩해야 한다. HDL로 새로운 소프트웨어 빌드를 설정하면 단순히 기능을 끄는 것을 넘어서 아예 비활성화할 수도 있다.

이 SOM의 목표 활용 사례는 수신 전용의 2채널 최소 구성이며, 앞서 소개한 방법을 활용하여 기본 SOM 측정값과 각 변경 단계의 중간 결과값을 비교함으로써 다양한 활용 사례에서의 전력 소비량을 예측할 수 있다. 초기 수신 전용 활용 사례는 다음과 같은 구성으로 설정됐다: 200 MHz 대역폭을 가진 네 개의 수신 채널, 245.76 MSPS로 동작하는 ADC, 트래킹 보정 활성화, 초기화 보정 비활성화, 관측 수신기 비활성화, 송신기 비활성화 및 해당 JESD 링크는 HDL에서 완전히 제거. 이 시스템의 전력 소비는 23.4W로 측정됐다. 기본 구성과 이 시스템을 비교해 보면 ADRV9009 송신기(JESD 활성화 시)가 약 8W, 즉 송신기당 약 2W를 소비하는 것을 알 수 있다.

전력 소비를 얼마나 절감할 수 있는지 IIO 오실로스코프로 확인하기 위해, 두 개의 온보드 ADRV9009 송수신기 중 하나를 한 세트의 수신기 상에서 전원 차단 기능을 통해 비활성화하고, 두 개의 수신기만 동작하도록 설정했다. 또한, 회로도에서 확인된 HMC7044B의 미사용 클럭 출력 역시 비활성화했다. 이러한 변경 조합을 통해 시스템 전력 소비는 21.9W로 감소했다. 이후 HDL 빌드에서는 하나의 ADRV9009 송수신기를 해당 JESD 링크를 제거함으로써 완전히 비활성화했으며, 나머지 하나의 송수신기는 샘플링 속도를 122.88MSPS로, 순시 대역폭(IBW)를 100MHz로 낮춰 재설정했다. 이 설정에서 측정된 SOM의 전력 소비는 17.2W였다.

전력 소비를 더 줄이기 위해, SOM의 최소 동작에 필요하지 않은 부품들을 식별하여 비활성화했다. SOM의 최소 동작 조건은 MPSoC가 데이터 처리에 사용된다는 가정을 기반으로 한다. SOM에는 PS DDR과 PL DDR이라는 두 종류의 DDR 메모리가 있다. PS DDR은 대부분의 경우에 사용되며, SOM이 동작하는 데 필수적인 구성요소다. 반면, PL DDR은 통상적으로 PS DDR이 온보드의 다른 작업들에 의해 과도하게 사용될 때 활용된다. 채널 수가 줄고 샘플링 속도가 낮아지면 PL DDR 칩은 필요하지 않으므로 HDL에서 비활성화됐다. 또한 USB 3.0, 디스플레이포트(DisplayPort), SGMII(serial gigabit media-independent interface) 이더넷 기능과 같은 주변장치들과 함께, AD9542 클럭 칩 역시 비활성화됐다. 뿐만 아니라, SOM의 입력 전압을 5V로 낮췄는데, 이를 위해 LTM4636전원 IC의 핀 설정을 변경하고, EVAL-ADP-I2C-USB와 ADI 파워 스튜디오(ADI Power Studio) 를 사용해 과전압/저전압 임계값을 재설정했다. 특정 레귤레이터의 입력 전압을 낮추는 것은 추가적인 전력 손실을 줄이는 데 도움이 된다. 이러한 일련의 변경을 통해 이 SOM의 전력 소비는 12.8W로 측정됐다.

보다 엄격한 전력 제한이 요구되는 애플리케이션의 경우에는 상당한 하드웨어 수정이 필요하다. 전원 공급 회로는 핀 설정 변경을 통해 펄스 스킵핑 또는 버스트 모드(Burst Mode®)로 설정되었으며, 이는 보다 낮은 전류 구간에서 전반적인 전원 공급 효율을 향상시킨다. MPSoC 측의 PL_DDR 레일은 접지로 단락됐고, PL DDR 칩과 해당 전원 공급 장치는 물리적으로 제거됐다. 또한 AD9542, 비활성화된 ADRV9009, 사용되지 않는 크리스털, 그리고 사용되지 않는 HMC7044B LVPECL(low voltage positive emitter-coupled logic) 클럭 풀업 저항도 제거함으로써, 비활성화된 구성 요소에 누설 전류가 공급되지 않도록 했다. HMC7044B의 입력 주파수는 245.76 MHz로 낮추고, 내부 PLL을 바이패스하는 클럭 분배 모드로 설정됐다. 또한 MPSoC의 Arm® 코어 클럭 주파수는 1.3GHz에서 300MHz로 낮추었다. 이러한 변경을 통해 SOM의 전력 소비는 10W로 측정됐다. 그림 5는 앞서 설명한 수정 사항들이 적용된 후의 SOM 블록 다이어그램을 나타낸다.

표 2는 원래의 기본 구성, 중간 구성, 그리고 이번 활용 사례에 맞춰 추가된 하드웨어 및 소프트웨어 변경 후 각 주요 구성 요소의 전력 소비 기여도를 추정한 것이다.

표 2. ADRV9009-ZU11EG SOM의 전력 소비 기여 요소 비교

다른 행은 시스템의 다른 활성 부품, 수동 소자에서의 전력 손실, 전원 공급 효율 등을 포함한 모든 다른 전력 소비량을 나타낸다. 이러한 수정이 수행된 후, 동일한 테스트 구성과 방법론을 사용하여 인밴드 RF 데이터를 수집했다. 평균 SFDR은 83.1 dBc로 계산되었는데, 이는 기본 SOM보다 몇 dB 더 높은 수치이다. SFDR 성능이 약간 증가하기는 했지만, 저전력 SOM 구성에 대한 트레이드오프는 고려되어야 한다. HDL에서 송신기 JESD 링크가 비활성화되었기 때문에, 이 저전력 SOM 구성은 데이터를 송신할 수 있는 기능이 없다. PL DDR 칩을 제거하고 특정 주변장치의 HDL을 제거하면 설정된 샘플링 속도로 데이터를 오프로딩하는 SOM의 기능이 없어진다. 마지막으로, SOM의 클럭 아키텍처가 클럭 분배 모드로 변경된 것은 중요한 영향을 미친다. 그림 6은 새로운 클럭 아키텍처를 보여준다.

캐리어 보드의 HMC7044B는 245.76 MHz의 레퍼런스 입력을 제공하고, 온보드 HMC7044B는 입력 레퍼런스 주파수를 분주하는 버퍼 역할을 한다. 이 모드에서는 온보드 클럭 칩이 송수신기 간의 동기화를 수행할 수 없다. 이는 저전력 SOM 구성에서는 하나의 ADRV9009 송수신기만 사용할 수 있으며, 온보드에서 채널 수 확장이 불가능하다는 것을 의미한다.

표 3은 기본 구성, 중간 구성, 저전력 구성 간의 차이점들을 정리한 것이다.

표 3. 기본 SOM과 저전력 SOM 간의 기능 차이 비교

표 3에서 볼 수 있듯이, SOM의 저전력 구성은 HDL에서 ADRV9009 송신기가 비활성화되어 있어 송신 기능을 사용할 수 없다. 또한 고속 데이터 오프로딩 인터페이스가 비활성화되고 PL DDR 칩이 제거되었기 때문에, 모든 데이터 처리는 온보드에서 완료되어야 한다.

결론

ADRV9009-ZU11EG는 소프트웨어 및 하드웨어 재설정이 가능하므로 전력 제약이 있는 애플리케이션에 적합하게 활용할 수 있다. ADI의 IIO 기반 라이브러리나 IIO 오실로스코프와 같은 도구를 사용하면 사용자 친화적인 인터페이스를 통해 SOM의 전력 소비를 손쉽게 평가할 수 있다. 온보드 전원 IC의 작동 모드 변경과 입력 전압 임계값 조정을 통해 SOM의 PDN 효율을 최적화하면 전체 시스템 효율을 향상시킬 수 있다. HDL을 재설정하여 샘플링 속도와 동작 대역폭을 낮추고, 사용하지 않는 기능이나 주변장치를 비활성화함으로써 하드웨어 변경 없이도 전력을 추가로 절감할 수 있다. 전력 소비를 최소화해야 하는 애플리케이션의 경우, 앞서 설명한 변경 사항에 더해 하드웨어를 대폭 수정함으로써 전력 소비를 크게 낮출 수 있지만, 이 경우 온보드 채널 수 확장성과 같은 SOM의 다양한 고유 기능은 포기해야 한다.

참고문헌

ADRV9009-ZU11EG RF System-on-Module. Analog Devices, Inc.

저자 소개

챈스 플레처(Chance Fletcher)는 아나로그디바이스(Analog Devices)의 항공우주, 방산 및 통신 사업부에서 시스템 애플리케이션 엔지니어로 재직 중이다. 주요 전문 분야는 RF 신호 체인 설계이며, 2022년과 2023년에 각각 노스캐롤라이나 주립대학교에서 전기공학 학사 및 석사 학위를 받았다.

플로린 후르고이(Florin Hurgoi)는 ADI 소프트웨어 및 보안 그룹에서 시스템 설계 엔지니어로 재직 중이다. 2019년 1월에 입사하여 소프트웨어 정의 무선(SDR) 하드웨어 제품 개발 업무를 담당하고 있으며, 2000년과 2001년에 각각 클루지나포카 기술대학교(Technical University of Cluj-Napoca)에서 전기공학 학사 및 석사 학위를 받았다.