航空航天和防务雷达

该电路提供一款完整的、完全隔离、模拟输出通道，适合需要标准4mA至20 mA HART^®1-兼容型电流输出和单极性/双极性输出电压范围的可编程逻辑控制器(PLC)和分布式控制系统(DCS)模块。它为通道间隔离PLC/DCS输出模块或其他所有需要完全隔离式模拟输出的工业应用提供了灵活的构建块。电路在模拟输出端还提供了外部保护功能。

AD5422 16位数模转换器(DAC)可通过软件配置，提供全部必须的电流和电压输出。

AD5700-1是业界功耗最低、尺寸最小的HART兼容型IC调制解调器，与AD5422配合使用，组成完整的HART兼容型4 mA至20 mA解决方案。AD5700-1集成内部精密振荡器，可额外节省空间，尤其在通道间隔离应用中。PLC/DCS解决方案必须与本地系统控制器隔离，使之免受接地环路影响，同时确保不受外部事件影响。传统解决方案利用分立IC提供电源和数字隔离。当需要多通道隔离时，分立电源解决方案的成本和空间会变成一个大大的缺点。基于光隔离器的解决方案通常具有合理的输出调节，但需要额外的外部元件，因而会使电路板面积增大。电源模块常常体积庞大，而且输出调节可能不佳。图1中的电路使用ADuM347x 系列隔离器和电源调节电路，以及相应的反馈隔离。使用外部变压器将功率传输到隔离栅的另一端。

ADuM3482为 AD5700-1提供UART信号隔离。

ADP2441, 是36 V降压DC-DC稳压器，采用工业标准24 V电源，具有宽输入电压容差。它可将电压降为5 V，为所有控制器侧电路供电。该电路还在24 V电源端集成了标准外部保护，同时还可提供+36 V至−28 V的直流过压保护。

¹ HART is a registered trademark of the HART Communication Foundation.

图1中的高性能PLL频率合成器电路要求为一个倍频程范围(1 GHz至2 GHz)电压控制振荡器(VCO)提供28 V的调谐电压。一个高效的升压转换器可提供该电压，电路采用5 V单电源供电，DC-DC升压转换器未造成相位噪声性能显著下降。

该电路针对通过倍频程范围VCO提供宽输出频率范围的PLL而优化。这类VCO要求高调谐电压，以相对较低的电源电压工作的多数系统可能无法提供该电压。

例如，虽然电路中的VCO (Synergy DCYS100200-12)覆盖了1 GHz至2 GHz频段，但要使用全部倍频程范围，则需要0 V至28 V的调谐电压。

该调谐电压有两种提供方式。传统技术采用一个有源环路滤波器，其放大器由高压电源供电。而最佳技术则采用一个高压PLL频率合成器，如 ADF4150HV，其中，由PLL提供调谐电压，无需使用有源环路滤波器。

尽管两种解决方案都要求高压电源，但ADF4150HV无需有源环路滤波器，不但可以减少所需元件数量、降低成本，同时还可减少有源滤波器中放大器存在的失真和相位噪声问题。高压电源连接至ADF4150HV电荷泵的 V_P 引脚，无源环路滤波器会使电源上的任何纹波与VCO输入相隔离。

对失真和纹波的敏感度降低后，高效的DC-DC升压转换器就可以从5 V电源产生ADF4150HV的电荷泵电源引脚 (V_P) 所需要的28 V电源。关于PLL供电的完整讨论，请参阅 " “PLL的电源管理设计，"《模拟对话》, 45-09。

图1所示为一种行业领先的解决方案，采用的是ADF4150HV和 ADP1613 升压转换器。升压调节器的电路板总面积只有43 mm²，ADP1613采用8引脚MSOP封装。

图1中所示电路为一款10 MHz至6 GHz宽带有源混频器，其中集成了用于直接连接基于频率合成器的低相位噪声本振(LO)的接口。

该电路提供了一款最佳解决方案，对于要求把频率转换成较高或较低频率的宽带应用具有极大的吸引力。该双芯片电路覆盖了较宽的LO频率范围，即35 MHz至4400 MHz。LO接口十分简单，采用无缝设计，无需巴伦、匹配网络和LO缓冲器。另外，借助混频器偏置调节功能，可以基于应用要求或输入信号大小，实现IP3、噪声系数和电源电流的优化。

图1所示电路是一种高性能锁相环(PLL)，它利用高速时钟缓冲器和低噪声LDO来维持低相位噪声，即使在低参考频率和RF频率下也可如此。

例如，多种ADI PLL(如ADF4106) 的最小参考频率和RF输入频率的额定值都分别为20 MHz和500 MHz。使用图1所示额外时钟缓冲器，可以将频率范围降至10 MHz的参考频率和100 MHz的RF输入频率。

自动增益控制(AGC)电路在很多应用中都非常重要，例如频率合成器的幅度稳定、发射机输出功率控制或接收机动态范围优化。图1所示电路采用ADL6010检波器、HMC985A电压可变衰减器(VVA)和HMC635 RF放大器，在很宽的输入频率（20 GHz至37.5 GHz）和幅度范围内提供自动增益控制。在20 GHz和30 GHz之间，电路性能（通过本电路笔记中介绍的AGC品质因数来衡量）非常好。在30 GHz以上，电路的总增益会下降。然而，利用匹配技术（本电路笔记未予讨论）可以改善窄带性能。

该AGC电路适用于微波仪器仪表和雷达测量系统。

图1所示电路可以准确测量无线发射器中的回损，测量范围为1 GHz至28 GHz，无需系统校准。

设计在单电路板上实现，采用一个非反射式RF开关、一个微波RF检波器和一个12位精密模数转换器(ADC)。为了在尽可能宽的频率范围内评估电路，采用了一个带SMA连接器的双端口定向耦合器，而非窄带表贴式定向耦合器。

电路可测量最高达20 dB的回损，输入功率范围为25 dB(在较小的输入功率范围内，可以测量超过20 dB的回损)。

电路的一个独有特点是可以利用来自RF检波器的数字化电压的一个简单比值来计算回损，因而无需系统校准。

图1所示电路是一个RF功率测量电路，它能精确测量9 kHz至6 GHz频率范围内的RF信号源的功率，标称输入功率范围为45 dBm（−30 dBm至+15 dBm）。

可在多个频率执行简单的校准程序，以补偿该电路的频率响应差异。校准数据存储在查找表中，RF功率测量期间会参照该查找表。

图1所示电路提供了一种利用按钮控制数字电位计取代传统高压机械电位计的完整解决方案。

在该电路中，低压数字电位计通过简单的按钮式开关控制电池或其他来源提供的最高20 V高压源，简便易用，电源效率极佳。数字电位计AD5116提供64个游标位置，端到端电阻容差为±8%，适合各类调整应用。

此外，AD5116内置一个EEPROM，可通过一个按钮将游标位置手动保存到所需位置。此特性在需要默认上电位置的应用中很有用。

图1所示电路提供一种简单的方法，可控制75 MHz低功耗(20 mW)波形发生器(DDS) AD9834 的输出波形幅度。

DDS（直接数字频率合成器）器件能够产生正弦波、方波和三角输出波形，因此可以用作波形发生器。

AD9834内置相位调制和频率调制功能。不过，为了调制输出信号的幅度，需要一个低功耗DAC或数字电位计来设置满量程电流。可以利用一个电压输出DAC，通过一个串联电阻驱动AD9834的FS ADJUST引脚，从而决定满量程DAC电流的幅度。

本例所用的DAC为nanoDAC系列的12位AD5620。它内置一个5 ppm/°C片内基准电压源，配有SPI接口，采用8引脚SOT-23或MSOP封装。低功耗（3.3 V电源时为2.2 mW）和小尺寸（8引脚SOT-23）的特点，使得AD5620非常适合从AD9834产生幅度调制输出。

本电路为宽带直接变频发射机模拟部分的完整实施方案（模拟基带输入、RF输出）。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO)，本电路支持68.75 MHz至2.2 GHz范围内的RF频率。与使用1分频LO级的调制器（如CN-0134所述）不同，本电路不需要对LO进行谐波滤波。为实现最佳性能，只要求调制器的LO输入采用差分方式驱动。ADF4350 提供差分RF输出，因此非常适合这种调制器。低噪声LDO确保电源管理方案对相位噪声和误差矢量幅度(EVM)无不利影响。这种器件组合可以提供68.75 MHz至2.2 GHz频率范围内业界领先的直接变频发射机性能。对于2.2 GHz以上的频率，建议使用CN-0134所介绍的1分频调制器。

图1所示电路是14位、125 MSPS四通道ADC系统的简化图， 该电路使用后端数字求和将信噪比(SNR)从单通道ADC的 74 dBFS提升到四通道ADC的78.5 dBFS。 这项技术特别适合要求高SNR(如超声和雷达)的应用，并 且利用了现代高性能、低功耗、四通道流水线式ADC。

该电路使用了非相关噪声源在方和根(rss)基础上相加，而 信号电压在线性基础上相加的基本原理。

图1所示电路采用 ADL5535/ ADL5536 单端中频(IF)低噪声50 Ω增益模块驱动16位差分输入模数转换器(ADC) AD9268 。该电路包括一个级间带通滤波器，用于降低噪声和抗混叠。单端IF增益级后接一个变压器，用于执行单端至差分转换。对于要求低噪声和低失真的应用，这是最优解决方案。

ADL5535/ADL5536是高线性度（190 MHz时，三阶输出截取点OIP3 = +45 dBm）、单端、固定增益放大器，可以用作高性能IF采样ADC的驱动器。ADL5535提供16 dB的增益，能够轻松地将信号从约400 mV p-p提升到ADC所需的2 V p-p满量程电平。ADL5535的低噪声系数（190 MHz时为3.2 dB）和低失真特性确保ADC性能不受影响。当需要20 dB的增益时，可以使用ADL5536。

标准的单通道直接数字频率合成器(DDS)不会以相位相干形式在不同频率之间切换。根据设计，DDS频率转换具有“相位连续性”（如图2所示）。不过，图1所示电路展示了如何配置AD9958/AD9959 多通道DDS，通过叠加多通道DDS输出实现稳定的相位相干FSK（频移键控）调制器。

对于相同应用，与同步多个单通道器件相比，多通道DDS几乎完全消除了通道间温度和时序问题。例如，多通道DDS输出尽管相互独立，但可共用芯片的同一系统时钟边沿。因此，与集成多通道DDS相比，多个芯片上的系统时钟边沿对温度和电源偏差的追踪性能要略差。总体来看，多通道DDS更适合在叠加输出端产生较理想的相位相干频率转换。

该电路使用 ADL5902 TruPwr™ 检波器测量RF信号的均方根信号强度，信号波峰因素（峰值均值比）在约65 dB的动态范围内变化，工作频率为50 MHz至9 GHz。

测量结果在12位ADC(AD7466)输出端以串行数据形式提供。在数字域中针对环境温度执行简单的4点系统校准。

RF检波器与ADC之间的接口很简单，由两个信号调整电阻组成，无有源元件。此外，ADL5902内部2.3 V基准电压为微功耗ADC提供电源和基准电压。AD7466无流水线延迟，可作为只读SAR ADC。

整个电路实现了约±0.5 dB的温度稳定性。

显示的数据是针对在−40°C至+85°C温度范围内工作的两个器件。

本电路为宽带直接变频发射机模拟部分的完整实现方案(模 拟基带输入、RF输出)。通过使用锁相环(PLL)和宽带集成 电压控制振荡器(VCO)，本电路支持500 MHz至4.4 GHz范围 内的RF频率。对来自PLL本振(LO)进行谐波滤波，确保提 供出色的正交精度、边带抑制和低EVM。

低噪声、低压差调节器(LDO)确保电源管理方案对相位噪 声和EVM没有不利影响。这种器件组合可以提供500 MHz 至4.4 GHz频率范围内业界领先的直接变频发射机性能

本电路为宽带直接变频发射机模拟部分的完整实施方案(模拟基带输入、RF输出)。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO)，本电路支持30 MHz至2.2 GHz范围内的RF频率。与使用一分频本地振荡器(LO)级的调制器不同（如CN-0285中所述），本电路无需进行LO的谐波滤波。

获得最佳性能的唯一要求，就是以差分方式驱动调制器的LO输入。ADF4351 可提供差分RF输出，因此极其适用于本电路。PLL转调制器接口适用于所有集成2XLO分相器的I/Q调制器和I/Q解调器。低噪声LDO确保电源管理方案对相位噪声和误差矢量幅度(EVM)没有不利影响。这种器件组合可以提供30 MHz至2.2 GHz频率范围内业界领先的直接变频发射机性能。对于2.2 GHz以上的频率，则推荐使用一分频调制器，如CN-0285所述。

本电路用于测量1 MHz至8 GHz频率的RF功率，测量范围约为60 dB。测量结果作为数字码在一个12位ADC的输出端提供，该ADC配有串行接口和集成基准电压源。RF检波器的输出端可与ADC实现无缝接口，并使用ADC的大部分输入范围，而无需进一步调整。在数字域执行简单的2点系统校准。

对于1 MHz至6 GHz信号，AD8318 能保持精确的对数一致性，并能在最高8 GHz下工作。典型输入范围为60 dB (re: 50 Ω)，误差小于±1 dB。AD8318的响应时间为10 ns，能够检测45 MHz以上的RF突发脉冲。在整个温度范围内，该器件具有极佳的对数截距稳定性(±0.5 dB)。

通过片内控制寄存器可将AD7887配置为单通道或双通道工作模式。在默认的单通道模式下，AD7887可作为只读ADC工作，从而简化控制逻辑。

所示数据为两个器件在−40°C至+85°C温度范围内工作的情况。

本电路为宽带直接变频发射机模拟部分的完整实施方案（模拟基带输入、RF输出）。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO)，本电路支持500 MHz至4.4 GHz范围内的RF频率。PLL中的LO执行谐波滤波，确保提供出色的正交精度。

低噪声LDO确保电源管理方案对相位噪声和EVM没有不利影响。这种器件组合可以提供500 MHz至4.4 GHz频率范围内业界领先的直接变频发射机性能。

本电路利用低噪声、低压差(LDO)线性调节器为宽带集成PLL和VCO供电。宽带压控振荡器(VCO)可能对电源噪声较为敏感，因此，为实现最佳性能，建议使用超低噪声调节器。

图1所示电路使用完全集成的小数N分频PLL和VCO ADF4350，它可产生137.5 MHz至4400 MHz范围内的频率。ADF4350采用超低噪声3.3 V ADP150调节器供电，以实现最佳LO相位噪声性能。

ADP150 LDO的积分均方根噪声较低，仅为9 μV（10 Hz至100 kHz），有助于尽可能降低VCO相位噪声并减少VCO推压的影响（等效于电源抑制）。

图2是评估板的照片，它利用ADP150 LDO为ADF4350供电。ADP150代表业界噪声最低、封装最小、成本最低的LDO，采用4引脚、0.8 mm x 0.8 mm、0.4 mm间距WLCSP封装或方便的5引脚TSOT封装。因此，在设计中加入ADP150对系统成本和电路板面积的影响极小，但却能显著改善相位噪声性能。

图1所示电路提供两个16位全隔离式通用模拟输入通道，适用于可编程逻辑控制器(PLC)和分布式控制系统(DCS)模块。两个通道均支持软件编程，以及多种电压、电流范围和热电耦、RTD类型，具体如图1所示。输入通道提供±30 V直流过压条件保护。

演示板含有两个不同的全隔离式通用输入通道，一个带4引脚端子板(CH2)，一个带6引脚端子板(CH1)。对于4引脚端子板(CH2)，电压、电流、热电偶和RTD输入全部共用相同的4个端子，从而最大限度地减少了所需端子引脚的数量。对于6引脚端子板通道(CH1)，电压和电流输入共用一组3个端子，热电偶和RTD输入共用另一组3个端子；这需要更多端子，但其器件数量较少，元件成本也较低。图2所示为PCB照片，图3所示为电路的详细原理图。

图1中的电路是基于 ADL5565 超低噪声差分放大器驱动器和 AD9642 14位、250 MSPS模数转换器(ADC)的窄带通接收机前端。

三阶巴特沃兹抗混叠滤波器基于放大器和ADC的性能和接口要求而优化。滤波器网络和其它组件引起的总插入损耗仅有5.8 dB。

整体电路带宽为18 MHz，通带平坦度为3 dB。采用127MHz模拟输入时，测量得到信噪比(SNR)和无杂散动态范围(SFDR)分别为71.7dBFS和92 dBc。采样频率为205 MSPS，因此中频输入信号定位于102.5 MHz和205 MHz之间的第二奈奎斯特频率区域。

许多系统都要求具有多个低抖动系统时钟，以便实现混合 信号处理和定时。图1所示电路将ADF4351集成锁相环(PLL)和压控振荡器(VCO)与 ADCLK948接口，后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑(LVPECL)输出。

现代数字系统经常要求使用许多逻辑电平不同于时钟源的 高质量时钟。为了确保在不丧失完整性的情况下准确地向 其它电路元件配电，可能需要额外的缓冲。此处介绍 ADF4351集成锁相环(PLL)和压控振荡器(VCO)与ADCLK948接口，后者可通过的一路差分输出提供多达八路差分、低电压正射 极耦合逻辑(LVPECL)输出。

现代数字系统经常要求使用许多逻辑电平不同于时钟源的高质量时钟。为了确保在不丧失完整性的情况下准确地向其它电路元件配电，可能需要额外的缓冲。此处介绍ADF4351时钟源和ADCLK948时钟扇出缓冲器之间的接口，并且测量结果表明与时钟扇出缓冲器相关的加性抖动为75 fs rms。

将 ADRF6702IQ调制器和 AD9122 16位双通道1.2 GSPS TxDAC结合使用可满足现代高水平QAM或OFDM无线发射器（如图1所示）的动态范围要求。该电路的动态范围出色，足以同时支持ZIF（零中频/基带）和CIF（最高200 MHz至300MHz的复合中频）。AD9122可选最高8×插值和一个32位NCO，以获得超精细中频灵敏度。

发射器的整体性能和直接组成信号链的组件动态范围息息相关。在使用DAC和IQ调制器的混合信号发射器中，这类组件的本底噪声和失真特性决定了信号链的整体动态范围。但是，DAC的本底噪声也可能由于采样时钟抖动而变得更严重，而且IQ调制器性能取决于其本地振荡器（LO）的噪声和杂散特性。因此采样时钟和LO发生采用高性能组件是高性能发射器的关键所在。

此外，在PCB板上尽量靠近DAC和调制器的位置产生这些信号并使用一个外部参考源也可大大简化设计。单独产生采用时钟和LO（LO绝大多数为数GHz信号）并且与DAC和IQ调制器保持一定距离，要求十分谨慎地处理PCB布局。哪怕最细微的布局错误都可能会引起这些关键信号发生耦合，并降低整体信号链性能。

信号链性能也很大程度上取决于DAC/ IQ调制器接口滤波器。为优化性能，建议在仔细分析所需系统规格后再设计这款无源滤波器。

ADRF6702包括一个板载分数PLL用于LO生成，这样只需一个低频参考（一般低于100 MHz）即可合成IQ调制器LO。在AD9516时钟发生器内使用PLL允许一个参考同时为ADRF6702产生DAC采样时钟和PLL参考。

图1中的电路使用AD9516-0构建而成，也可选用AD9516系列的其他产品，具体取决于所需的内部VCO频率。

图1所示电路是一款基于超低噪声差分放大器驱动器ADL5562 和16位、250 MSPS模数转换器AD9467的宽带接收机前端。

三阶巴特沃兹抗混叠滤波器根据放大器和ADC的性能与接口要求进行优化。滤波器网络和其它组件引起的总插入损耗仅有1.8 dB。

电路整体的1 dB通带平坦度为152 MHz， 。120 MHz模拟输入下测得的SNR和SFDR分别为72.6 dBFS和82.2 dBc。

本电路在双通道高速TxDAC数模转换器 AD9122 与宽带I/Q调制器ADL5375-05之间提供一个简单灵活的接口。由于DAC输出与ADL5375-05I/Q调制器输入具有相同的0.5 V偏置电平，因此无需使用任何有源或无源电平转换电路。该直流耦合的接口有利于DAC补偿I/Q调制器的本振(LO)泄漏。

AD9122 DAC的1.2 GSPS采样速率和ADL5375-05调制器I/Q输入的宽带宽，确保零中频(ZIF)和复中频(CIF)架构均能得到支持。除了滤除奈奎斯特镜像以外，基带滤波器还能出色地抑制差模和共模DAC杂散。

图1所示电路是基于超低噪声差分放大器驱动器ADA4960-1和12位、500 MSPS模数转换器AD9434的宽带接收机前端。

三阶巴特沃兹抗混叠滤波器基于放大器和ADC的性能和接口要求而优化。由滤波器网络、变压器和其他阻性元件引起的总插入损耗仅为1.2 dB。

整体电路带宽为290 MHz，通带平坦度为1 dB。在140 MHz模拟输入下测得的SNR和SFDR分别为64.1 dBFS和70.4 dBc。

图1所示的电路是一款16位、250 MSPS、窄带、高中频接收机前端，其中在 ADL5565 差分放大器与AD9467 ADC之间提供最佳接口。

AD9467是一款缓冲输入16位、200 MSPS或250 MSPS ADC，具有约75.5 dBFS的SNR性能和介于95 dBFS与98 dBFS之间的SFDR性能。由于具有高输入带宽、低失真和高输出线性度，ADL5565差分放大器适合驱动中频采样ADC。

本电路笔记介绍了如何设计接口电路和抗混叠滤波器才能在保持高性能的同时确保最低信号损耗的系统化过程。使用谐振匹配方法来设计最平坦的巴特沃兹四阶带通滤波器，中心频率为200 MHz。

图1所示电路是基于超高动态范围差分放大器驱动器ADL5565和11位、200 MSPS四通道中频接收机AD6657A的65 MHz带宽接收机前端。

四阶巴特沃兹抗混叠滤波器基于放大器和中频接收机的性能和接口要求而优化。由滤波器网络和其他阻性元件引起的总插入损耗仅为2.0 dB。总体电路带宽为65 MHz，低通滤波器在190 MHz下具有1 dB带宽，在210 MHz下具有3 dB带宽。通带平坦度为1dB。

该电路专为处理以140 MHz为中心、采样速率为184.32 MSPS的65 MHz带宽中频信号而优化。在65 MHz频段内采用140 MHz模拟输入测得的SNR和SFDR分别为70.1 dBFS和80.9 dBc。

本电路是一个频率可调射频(RF)检波器，提供90 dB检测范围，工作频率是从35 MHz到4.4 GHz。与不区分频谱中信号的独立检波器不同，本电路能够专注于一个较窄的频带，在指定范围内提供增强的性能。该检波器电路提供RMS响应，具有出色的温度和频率稳定性，对需要精确频率、选择性RF功率测量的应用非常有吸引力。本电路还能很好地抑制无用阻塞信号。图1显示了该电路的原理示意图。

图1.频率选择RF检波器(原理示意图：未显示去耦和所有连接)

图1.微波功率计原理示意图(未显示去耦和所有连接)

图1所示电路框图是一个低相位噪声转换环路频率合成器（也称为偏移环路）。此电路将ADF4002 锁相环 (PLL) 的较低100 MHz参考频率转换到5.0 GHz至5.4 GHz的较高频率范围，后一频率由本振 (LO) 频率决定。

与仅采用PLL的频率合成器相比，转换环路频率合成器的相位噪声非常低 (<50 fs)。相位噪声之所以很低，是因为ADF4002整数N分频PLL使用的N值非常低，该N值用于控制压控振荡器 (VCO)。本例中，ADF4002鉴频鉴相器 (PFD) 运行频率为100 MHz，N = 1，所产生的相位噪声性能不受PLL的N值限制。

图1. PLC/DCS通道间隔离温度输入

(原理示意图：未显示去耦和所有连接)

图1中的电路可精确地将400 MHz至6 GHz RF输入信号转换为相应的数字幅度和数字相位。该信号链可实现0°到360°相位测量，900 MHz时精度为1°。该电路采用一个高性能正交解调器、一个双通道差分放大器以及一个双通道、差分、16位、1 MSPS逐次逼近型模数转换器(SAR ADC)。

图1. 用于幅度和相位测量的简化接收器子系统(未显示所有连接和去耦)

无论IQ调制器是用于直接变频应用还是作为上变频器用于第一中频(IF)，通常都会有一些增益直接施加在IQ调制器之后。本文将介绍如何选择合适的驱动器放大器，以便在 IQ调制器的输出端提供第一级增益。图1所示器件为 ADL5375 IQ调制器和 ADL5320 驱动器放大器。这两款器件在系统性水平方面匹配良好；也就是说，它们具备同等性能，因此任何一方都不会造成整体性能下降。由于这些器件的动态范围匹配良好，因此建议在IQ调制器与RF驱动器放大器之间进行简单的直接连接，器件之间无需任何衰减。

图1所示电路为一款75 MHz低功耗(合计25 mW)直接数字频率合成(DDS)波形发生器。输出缓冲器和抗镜像滤波器提供更好的频谱性能，适合要求最高18 MHz的正弦波、三角波和方波输出的频率生成或时钟应用。

由于低功耗DDS器件属于采样数据器件，因此，其后必须采用合适的抗镜像滤波器以消除频谱镜像。然而，在建议的200 Ω负载下，最大电流输出大约为4 mA；因此，在DDS输出端设置一个优化的低功耗、低失真运算放大器缓冲器，可以为高品质50 Ω滤波器提供低阻抗驱动源。

DDS、输出缓冲器和七阶椭圆低通滤波器的组合可带来高品质的频谱性能。

图1所示电路是一个真RMS响应功率检波器，采用可变增益放大器(VGA)和RMS响应功率检波器提供数值大约为95 dB的极宽检波范围。RMS检波器在很多应用中都十分有用，比如要求对信号功率进行精确测量的接收器和发射器。由于本电路测量RMS功率，因此适合用于具有不同波峰因素的系统中。这类系统的示例有：GSM/EDGE 、CDMA、WCDMA、TD-SCDMA和LTE无线基站，以及任何使用QAM调制的系统。

ADL5902 RMS检波器的检测范围为65 dB，通过加入线性AD8368 VGA可扩展至95 dB。ADL5902TADJ功能用于提供整个电路的温度稳定性。在VGA之间放置S AW滤波器，减少噪声的同时增加灵敏度。这样还会缩小电路的频率范围以及S AW滤波器的通带范围。

本电路是灵活的频率捷变直接变频中频至基带接收机，其5 dB固定转换增益可降低级联噪声系数。可变基带增益用来调节信号电平。基带ADC驱动器还包括可编程低通滤波器，可消除通道外阻塞和噪声。

此滤波器的带宽可随着输入信号带宽变化而动态地调节。这样可以确保由本电路驱动的ADC的可用动态范围得到充分使用。

本电路的核心部分是一个集成式IQ解调器，由小数N分频PLL和VCO组成。由于仅有一个(可变)参考频率，PLL/VCO可提供范围为750 MHz至1150 MHz的本振(LO)信号。精确的正交平衡和低输出直流失调确保了对误差矢量幅度(EVM)的影响极小。

本电路内所有元件间的接口均采用全差分式。如果不同级间需要直流耦合，相邻级的偏置电平彼此兼容。

图1所示PLL电路采用13 GHz小数N分频频率合成器、宽带有源环路滤波器和VCO，5°以内的200 MHz跳频相位建立时间短于5μs。

采用带宽为2.4 MHz的有源环路滤波器获得该性能。 由于ADF4159 鉴频鉴相器(PFD)最大频率为110 MHz，并且AD8065运算放大器具有145 MHz的高增益带宽积，因此可获得该宽带宽环路滤波器性能。

有源滤波器中使用的AD8065运算放大器能够采用24 V电源电压工作，允许控制调谐电压为0 V至18 V的大多数宽带VCO。