フェーズド・アレイ・アプリケーション用のRFエレクトロニクス

はじめに

フェーズド・アレイのアプリケーションで使用されるRFエレクトロニクスについて、私たちは歴史的な瞬間を目の当たりにしている状況にあります。ワイヤレス業界の急激な進化に伴い、RF エレクトロニクスでは、集積化と小型化が急速に進行しました。現在では、そのメリットが多くのアプリケーションで活かされています。実際、シグナル・チェーンの大部分が完全なIC として統合される例も少なくありません。それにより、特に大きな恩恵を享受したのがフェーズド・アレイ・アンテナです。市場に投入された最新のIC に支えられ、アナログ・ビームフォーミングやデジタル・ビームフォーミングの機能を実装した新たなアンテナ・システムが急速に増加しています。

アナログ・デバイセズには、顧客からの問い合わせやメディアからのインタビューの依頼が数多く寄せられます。当社は、高度な集積技術を有しており、RF、高速コンバータ、トランシーバー、フェーズ・ロック・ループ(PLL)、電源製品など、「アンテナからビットまで」を網羅するソリューションを構築可能な包括的な製品群を提供しています。裏を返せば、当社はそのために必要なシステム・アーキテクチャに関する専門性も有しているということです。また、当社は将来のフェーズド・アレイを実現するために必要なRFシグナル・チェーン全体を網羅する製品の開発に取り組んでいます。その状況については、大きな関心が寄せられています。インターネット上でも、その注目度の高さを様々な形で確認することができます。

本稿では、当社に対するそうした関心/質問に対し、より包括的な回答を示したいと考えています。まずはフェーズド・アレイの進化について、これまでの経緯を簡単に振り返ります。続いて、フェーズド・アレイ向けアーキテクチャのトレンドと課題について説明します。その上で、最近の動向に関する当社の見解を示します。最後に、様々なトピックについて詳しく説明された記事やウェブキャストなどの参考資料を紹介します。

フェーズド・アレイは、いかに進化を遂げてきたのか?

図1にフェーズド・アレイの進化の過程をまとめました。初期のフェーズド・アレイの多くは、レーダー・アプリケーション向けに開発されたものでした。そのため、レーダーで使用されるアンテナの実装がどのように進化してきたのかということに目を向ければ、最新のデジタル・ビームフォーミングを適用したアンテナが、どのような着想に基づいて構築されているのか理解できます。初期のレーダーは、第二次世界大戦中に必要に迫られる形で急速に開発が進められました。大戦の終了後、政府の研究機関や組織によって、現在でも信号の変調やレーダーによる処理に使われている数学的な理論の大部分が確立されました。

図1. フェーズド・アレイの進化。回転式ディッシュを用いた最初のレーダーが実装されてから、素子単位の最新式デジタル・フェーズド・アレイが実現されるまでには、新たな技術が継続的に開発されました。

図1. フェーズド・アレイの進化。回転式ディッシュを用いた最初のレーダーが実装されてから、素子単位の最新式デジタル・フェーズド・アレイが実現されるまでには、新たな技術が継続的に開発されました。

レーダーにおける重要な処理の1つがパルス圧縮です。パルス圧縮は、線形周波数変調(LFM:Linear Frequency Modulation)や位相符号など、整合フィルタから出力されるパルスが送信パルスよりもはるかに短くなるように波形を選択することで行われます。パルスの圧縮率は、信号帯域幅に直接関連を持ちます。このことについては、1960年代までにすべて解明され、文書化されています。レーダーはパルス圧縮によって誕生したという見解も存在します。数学的な理論が解明され、実装を拡張する取り組みが続けられたことが、現代のフェーズド・アレイにつながっています。

レーダーの最初の実装は、回転式のアンテナ・ディッシュを備え、真空管アンプで大出力のRF信号を生成するというものでした。その後、回転式ディッシュの代わりに、初期のフェーズド・アレイ・アンテナが使われるようになりました。それにより、非常に高性能なレーダーを構築できるようになりました。一方、真空管を使用した大出力のアンプ(HPA:High Power Amplifier)は、そのまま使われていました。送信信号は、真空管ベースのHPAから導波路に分配され、位相シフタを経て放射素子(アンテナ素子)へと伝送されます。ビームフォーミングは、すべてがアナログのシステムによって実現されていました。受信側では、複数のビーム・パターンを生成可能でしたが、その処理は複雑でコストのかかるものでした。そのため、ビームの数は一般的には数本に限定されていました。この方法により、モノパルス・レーダー用のアンテナ・システムを実装できます。続いて、半導体をベースとするフェーズド・アレイに向けた第一歩として、送信/受信モジュール(T/Rモジュール)が各アンテナ素子に分散配備されるようになりました。それを使った最初の実装では、それまでと同様のバックエンド処理と共に、アナログ・ビームフォーミングが使われていました。T/Rモジュールは、半導体ベースの送信用HPAと、受信用の低ノイズ・アンプ(LNA)で構成されていました。サーキュレータまたはスイッチにより、アンテナからのRFエネルギーの方向(送信か受信か)を制御するというものでした。

現在のフェーズド・アレイでは、デジタル・ビームフォーミングへの移行が進んでいます。アナログ・ビームフォーミングを使用するサブアレイで構成されたハイブリッド型のアーキテクチャでは、各サブアレイの後段にレシーバーとA/Dコンバータ(ADC)が配置されます。それにより、サブアレイのパターン内で、デジタル・ビームフォーミングによって多数のビームの指向制御が行えるようになっています。素子単位のデジタル・フェーズド・アレイの場合、素子ごとにレシーバーと波形発生器が用意されます。素子単位でデジタル・ビームフォーミングを行うことにより、ソフトウェア定義型のアンテナ・パターンの実現が可能になります。多数のビームを同時に異なる方向に向けて指向制御できるので、ヌルを含めて、アンテナ・パターンの適応型制御が行えます。システムのレベルでプログラマビリティが得られるため、多くのアンテナ設計者は、素子単位のデジタル・フェーズド・アレイの実現を目指しています。

アナログ・ビームフォーミングとデジタル・ビームフォーミングの違いとは?

アナログ・ビームフォーミングとデジタル・ビームフォーミングの違いについて理解するには、図2を見ていただくのがよいでしょう。アナログ・ビームフォーミングでは、すべての素子(一般的にはT/Rモジュールの後段)に、RFに対応する位相シフタとゲイン制御回路を設けます。ビームの指向制御は、信号の結合前に各素子のRF位相を制御することによって行われます。アンテナのサイドローブについては、振幅のテーパリングによってレベルを抑えることができます。デジタル・ビームフォーミングでも、同様の処理が行われます。但し、すべてがデジタルで実行される点が異なります。そのためには、まずADCを備えた完全なレシーバーを素子ごとに用意します。また、ビームフォーミングはデジタル領域で行われ、位相シフトは各チャンネルに対してデジタル領域で適用されます。最後に、各チャンネルからの信号の加重和が算出され、アンテナ・パターンが生成されます。ビームフォーミングがデジタルで行われるため、同じADCのデータから多数のアンテナ・ビーム・パターンを同時に生成することができます。これは、デジタル・ビームフォーミングにおける遅延とサミングの構造を複製することで実現できます。つまり、並列処理によって、同じADCのデータ・ストリームから個別にプログラムが可能な複数のビームを生成できます。この構造を拡張すれば、理論的には非常に多くのビームを生成することができます。ただ、現実的には、デジタル処理の能力に依存して実現可能な限界が決まるはずです。実用的なデータ・レートによる処理の限界を示すために、ビームの帯域幅積を定義するシステムもあります。その値により、システムに求められるデータ・レートの制約を満たしつつ、ビームの数とビーム当たりの帯域幅の間でトレードオフを行うことができます。

図2. アナログ・ビームフォーミングとデジタル・ビームフォーミングの比較

図2. アナログ・ビームフォーミングとデジタル・ビームフォーミングの比較

アナログ・ビームフォーミングのメリットの1つは、実装が簡素であることです。データ・コンバータの数が少ないので、デジタル部分の開発作業も容易になります。一方で、アナログ・ビームフォーミングの構造をアンテナ・ビームごとに複製しなければならないことが課題になります。またビームフォーミングの後段には、単一障害点も存在します。しかし、ビーム数が少なくても問題がなく、低コストであることが求められるシステムに対しては、アナログ・ビームフォーミングは適切な選択肢となります。コストに制約のあるアンテナ・システムに対しては、第一の候補になるとも言えるでしょう。

デジタル・ビームフォーミングのメリットは、複数のアンテナ・ビームを同時に多数の方向にプログラムできるだけの柔軟性が得られることです。残念ながら、多くの課題もあります。例えば、デジタル・データが大量であること、同期の確立が必要であること、各素子に必要な回路の物理的なサイズに制約が課せられることなどが挙げられます。しかし、そうした課題のことを考慮しても、1本のアンテナから多数のビームを同時に生成しなければならないケースでは、デジタル・ビームフォーミングが費用対効果の高いアーキテクチャとなる可能性があります。

妥協策として、アナログ・ビームフォーミングとデジタル・ビームフォーミングを組み合わせて使う方法があります。その場合、素子にはアナログ領域のサブアレイが設けられ、ビームフォーミングは、サブアレイのパターン内でデジタルで行われます。このハイブリッド型のアーキテクチャは、デジタル・ビームフォーミングの適用が望ましいものの、コストを含む様々な課題が存在することから、完全なデジタル・ビームフォーミングは実用的ではないというケースで、かなり広く採用されています。

RFフロント・エンドに対するアナログ・デバイセズの取り組み

ここでは、RFフロント・エンドとは何かということを最初に定義しておきます。一般的には、T/Rモジュールとアナログ・ビームフォーミングの部分がそれに相当すると言えるでしょう。当社は、そのすべてを網羅する製品を開発しています。HPAとLNAは、市場のニーズに応じて順次リリースしています。また、損失が小さく大電力に対応が可能なスイッチも提供しています。これは、フロント・エンドを送信と受信の間で高速に切り替えるために使用されます。顧客のアプリケーションにとって適切な解となるならば、それらのコンポーネントをT/Rモジュールに組み込んで完全なソリューションとして提供することも可能です。

エレクトロニクス業界では、HPAとLNA向けにGaN技術を改良するために数多くの取り組みが行われています。その目標は、電力密度と破壊電圧をより高めるといったことです。その結果、フェーズド・アレイのアプリケーションにもメリットがもたらされます。動作電圧が高くなれば、電力分配のために消費する電流が抑えられ、全体的なシステム効率が高まります。また、破壊電圧が高くなれば、LNAの耐電圧が高くなり、フロント・エンドのリミッタが不要になるケースもあります。GaNベースのLNAは、GaAsベースのLNAよりも雑音指数が少し高くなります。フロント・エンドにリミッタを追加すると、レシーバー全体としての雑音指数が低下する恐れがあります。

アナログ・ビームフォーミング向けには、「ADAR1000」を提供しています。これは、XバンドとKuバンドに対応する4:1のアナログ・ビームフォーマ(アナログBF)です。アナログ・ビームフォーミングに必要なすべての機能に加えて、ゲートの制御によってHPA/LNAにパルスを印加する特有の機能を備えています。ドレインではなくゲートを制御することにより、高速なオン/オフを実現できるからです。この方法であれば、ドレインに流れる大電流を切り替える必要がありません。なお、ゲートのスイッチングに対して適用できる回路手法と、T/Rモジュール周辺の制御回路を簡素化するADAR1000の機能については、アプリケーション・ノートを公開しています。

レシーバーと波形発生器のアーキテクチャ

大まかに言えば、レシーバーと波形発生器のアーキテクチャは、ヘテロダイン、ダイレクト・コンバージョン、ダイレクト・サンプリングの3つに分類することができます。アプリケーションに応じ、どのアーキテクチャにもメリットとデメリットがあります。当社は、すべてのアーキテクチャには、それが最適なアプリケーションが存在すると考えています。そのため、使い方によって、すべてのアーキテクチャをサポートできる製品群を提供しています。表1に、それぞれのアーキテクチャについてまとめました。表中の図にはレシーバーしか示していませんが、そのトポロジは、波形発生器のシグナル・チェーンにも適用されます。

図3. 1/2波長の素子の間隔と周波数の関係

図3. 1/2波長の素子の間隔と周波数の関係

表1. レシーバーのアーキテクチャの選択肢
種類 構成 メリット 課題
ヘテロダイン 227506_table1-Fig_01
• 実績が十分で信頼性が高い
• 高性能
• スプリアス・ノイズが小さい
• ダイナミック・レンジが高い
• EMI耐性に優れる
• SWaPが大きい
• フィルタが多い
ダイレクト・コンバージョン 227506_table1-Fig_02
• ADCの帯域幅が最大
• 最もシンプルな広帯域オプション
• イメージの除去
    • I/Qのバランス
• 帯域内のIF高調波
• LOからの放射
• EMI耐性(IP2)が低い
• DCノイズ、1/fノイズが大きい
ダイレクト・サンプリング 227506_table1-Fig_03
• ミキシングが不要
• LバンドとSバンドで実用化されている
• ADCの入力帯域幅
• ゲインが周波数軸上で分散されない

スーパーヘテロダイン方式は、100年ほど前に考案されました。十分な実績を持っており、適切な周波数プランニングを実施することで卓越した性能を達成することができます。しかし、残念ながら最も複雑な方式でもあります。利用可能な帯域幅に対する消費電力と物理的なフットプリントが最も大きいアーキテクチャだとも言えます。比帯域が大きい場合には、周波数プランニングが極めて困難になる可能性があります。また、プログラマビリティは最も低いと言えます。プログラミビリティを高めるには、様々なフィルタや局部発振器(LO)のパスの切り替えを行うハードウェアを追加しなければなりません。新しいトレンドとして、最新の高速コンバータ製品やトランシーバー製品は、高い中間周波数(IF)でサンプリングする機能を備えるようになりました。そうした最新製品を使用すれば、周波数プランニングを簡素化することができます。ミキシング段を排除することで、それに付随するLOの複雑さを緩和することが可能になります。

ダイレクト・サンプリングは、長きにわたって追求されてきた方式です。これまで、その実現の障害になっていたのは、RF信号のダイレクト・サンプリングに見合った速度でコンバータを動作させることと、広い入力帯域幅を実現することでした。現在では、Sバンド以上の周波数帯でダイレクト・サンプリングが行える高速コンバータが提供されています(稿末の参考資料に、いくつかの製品を挙げておきました)。最新の高速コンバータであれば、6GHzを超えるアナログ入力帯域幅、GSPSレベルのサンプリング・レートを達成できます。より高い周波数に対応するダイレクト・サンプリングは、データ・コンバータの進化に伴い今後も注目すべき手法です。次世代のFinFET CMOSノードでは、ますますトランジスタの動作速度が高まります。寄生容量が小さくなるに連れて、データ・コンバータの新たな製品ファミリを実現きるようになります。このことは、将来のRFシステムの設計に多大な影響を与える可能性があります。

ダイレクト・コンバージョンは、データ・コンバータの帯域幅を最も効率的に使用できる手法です。データ・コンバータは第1ナイキスト領域を対象として動作しますが、この領域では最大の性能が得られ、ローパス・フィルタの適用も容易です。2個のデータ・コンバータが同時に動作してI/Qの各信号をサンプリングするので、インターリービングの課題に悩まされることなく、利用帯域幅を広げることができます。長年にわたり、ダイレクト・コンバージョンにおける大きな課題は、イメージ/LOリーク/DCオフセットを受容できるレベルに抑えられるように、I/Qのバランスを維持することでした。最近では、ダイレクト・コンバージョンに使用するシグナル・チェーン全体の集積度が高まったこと、デジタル・キャリブレーション技術が進歩したことから、その課題も克服されています。当社のトランシーバー製品シリーズは、ダイレクト・コンバージョンのアーキテクチャを採用しています。性能の面で条件が合えば、最も集積度が高くコスト効率の良いソリューションを構築することができます。

波形発生器とレシーバーを分散させることで得られるメリット

RFエレクトロニクスを分散することの目的の1つは、チャンネルの結合時のダイナミック・レンジを向上させることです。2つのRF信号を結合する場合、両者の振幅と位相が一致しており、各チャンネルのノイズに相関性がなければ、10logNの結合ゲインでダイナミック・レンジが向上します。チャンネルのノイズに相関性があると、結合時にダイナミック・レンジが向上することはありません。そのため、システム・エンジニアリングにおいて必要な作業の1つは、ノイズに寄与する因子のうち、相関性のあるものと相関性のないものをトラッキングすることです。相関性を持つノイズは、クロック、LO、電源など、チャンネル間で共有されるあらゆる要素に起因して発生する可能性があります。

大規模なアレイの場合、上記のようにダイナミック・レンジが向上することには大きな価値があります。例えば、すべてのノイズ成分に相関性がないとしたら、100個のチャンネルでダイナミック・レンジが20dB向上する可能性があります。当社はRFに対応するマルチチャンネルのテスト用プラットフォームを独自に開発しました。これを利用することにより、当社の製品を使用する顧客と当社の設計チームが、そうしたパラメータの特性を確実に把握できるようにしています。

設計時に直面する物理的サイズの問題

物理的サイズに関する基本的な課題は、素子の間隔です。この間隔は、波長の関数となります。波長は、動作周波数の上昇に伴って短くなります。多くのシステムにおいて、アンテナ・パターンにおけるグレーティング・ローブを防ぐために、素子の間隔は、波長の1/2以下に設定されます(図3)。LバンドとSバンドでは、最新のトランシーバーやダイレクト・サンプリング・コンバータを使用することにより、エレクトロニクスのサイズを素子の間隔内に収めることができます。周波数がXバンド(10GHz)まで高くなると、素子の間隔内に収めるのは難しくなりますが、高度な集積技術を適用すれば、実現は不可能ではありません。Kaバンドになると、かなり難易度が高くなります。周波数が高くなるにつれて、ハイブリッド・アーキテクチャの方が実用的な選択肢になります。ADAR1000のような4:1のビームフォーマを使用すれば、レシーバー/励起器(DREX)の数を1/4に減らし、それによって空いたスペースをRFエレクトロニクスに割り当てることができます。

サイズの問題に対応するために、当社は引き続きシグナル・チェーン全体の集積化に取り組んでいます。集積度の高いマルチチャンネルのトランシーバーやコンバータは、物理的なフットプリントを抑えたRFサンプリングの基盤になります。また、モノリシック型のRF ICや、SiP(System in Package)製品、統合レベルの高いT/Rモジュールを用いた統合型のRF設計は、ますます進化しています。マルチチャンネルの高速コンバータまたはトランシーバーと先進的なRF設計を組み合わせることで、最新のフェーズド・アレイの実装に必要な統合レベルを実現することができます。

フェーズド・アレイの設計には、RF設計、電力分配、高速デジタル設計、先進的なパッケージング、デジタル信号処理など、エンジニアリングの数多くの側面が含まれます。アナログ・デバイセズは、そのすべての分野を網羅する広範な製品群を有しています。一社でそのような包括的な製品群を提供する企業は、RF/マイクロ波業界ではかなり珍しいと言えます。その当社であれば、フェーズド・アレイ・アンテナのシステムを開発するシステム・インテグレータを支援することが可能です。本稿では、いくつかのトレンドと様々な検討項目について説明しました。analog.com/jpでは、フェーズド・アレイに関連する全製品のデータシートに加え、より詳しい技術情報も参照できます。その際の出発点となる技術記事、ウェブキャスト、最新のIC製品を以下に列挙しておきます。


参考資料

Claire Masterson「大規模MIMOとビームフォーミング、5Gを支える信号処理技術」Analog Dialogue、Vol. 51、2017年6月


Peter Delos「Advanced Technologies Pave the Way for NewPhased Array Radar Architectures(新たなフェーズド・アレイ・レーダーのアーキテクチャを実現可能にする先進技術)」Analog Devices、2016年11月


Peter Delos、Jarret Liner「新たなゲート駆動手法により、大電力アンプの高速オン/オフを実現」Analog Dialogue、Issue148、2017年12月


Peter Delos、Michael Jones、Mark Robertson「RFトランシーバーICにより、デジタル・ビームフォーミング方式のフェーズド・アレイにおけるスプリアスの相関を排除」AnalogDevices、2018年9月


Peter Delos「LO信号の位相ノイズをシステム・レベルでモデル化、PLLが分散配備されたフェーズド・アレイの解析が可能に」Analog Devices、2018年11月


Peter Delos、Jarret Liner「DACの位相ノイズ性能を改善、極めて精度の高いDDSアプリケーションを実現可能に」AnalogDialogue、Vol. 51、2017年8月


Peter Delos「広帯域RFレシーバー・アーキテクチャ・オプションの検討」Analog Devices、2017年2月


Brad Brannon「レシーバー技術の進化の軌跡――100年間にわたる革新の歴史を振り返る」Analog Dialogue、Vol. 52、2018年8月


Keith Benson「Advances in Phased Array AnalogBeamforming Solutions(フェーズド・アレイ用のアナログ・ビームフォーミングを実現するソリューションの進化)」Analog Devices、ウェブキャスト、2017年9月


Peter Delos「Digital Beamforming Techniques for PhasedArrays(フェーズド・アレイ用のデジタル・ビームフォーミング技術)」Analog Devices、ウェブキャスト、2017年1月


Michael Jones「Enabling Next-Generation EW and Phased-Array Systems(次世代EW/フェーズド・アレイ・システムの実現)」Analog Devices、ウェブキャスト、2018年


Greg Henderson「RF/マイクロ波/ミリ波IC。セレクション・ガイド」Analog Devices、2018年6月

 


ADAR1000: Analog Beamformer(アナログ・ビームフォーマ)、Analog Devices、2019年


フェーズ・ロック・ループ(PLL)シンセサイザ、 AnalogDevices、2019年


AD9213、Analog Devices、2019年


AD9208、Analog Devices、2019年


AD9172、Analog Devices、2019年


ADRV9009、Analog Devices、2019年

Peter Delos

Peter Delos

Peter Delosは、アナログ・デバイセズ(米国ノースカロライナ州グリーンズボロ)の航空宇宙/防衛グループに所属するテクニカル・リードです。1990年にバージニア工科大学で電気工学の学士号を、2004年にニュージャージー工科大学で電気工学の修士号を取得しています。 業界で25年以上の経験を有し、そのほとんどで、アーキテクチャ・レベル、PWBレベル、ICレベルでの先進的なRF/アナログシステムの設計に携わってきました。現在は、フェーズド・アレイ・アプリケーション用高性能レシーバー、波形発生器、シンセサイザの小型化に向けた設計に注力しています。