高速ADC向けPCBレイアウトの簡易マニュアル

本稿の目的は、これまでにない最も簡潔なレイアウト・ガイドを作成することです。これは、電話問い合わせをできる限り少なくするという当社の一般的な執筆方針に反するものです。このため、問い合わせが何件か発生するかもしれません。アドバイスの理由が説明されていないからです。このような理由は、集中力が長く続く人や時間に余裕のある人に向けたもっと分厚い説明書のテーマです。本稿は、チェックリストを探している人に向けたものです。次に述べるPCBレイアウトのルールを守れば、少なくとも高速ADCでは、トラブルに巻き込まれずに済むはずです。

しかしその前に、コメントがいくつかあります。

高速パイプラインADC、特に低電圧プロセス技術の新世代品を使用すると、周波数がさらに広がったアーチファクト、例えば1.8Vプロセスを使用するリニア・テクノロジーのADCでは10GHzまで広がったアーチファクトに対処することになります。この状況はクロック・レートや入力周波数に関係なく続きます。サンプリング・レートが低いと、このように広がったアーチファクト(反射して入力パスに入り込む混合物)の電力は減少しますが、それでもなおアーチファクトは存在しています。RFエンジニアにとって、ADCはパッシブ・ミキサーによく似ています。つまり、混合物が同じであり、手順が同じなのです。インピーダンス不連続部からの反射は、アナログ入力では非常に重要です。それに比べると、クロック入力では重要性が低くなり、デジタル出力ではさらに低くなりますが、それでも重要です。クロック入力の入力帯域は2~3GHzです。クロックは、デジタル・エンジニアからロジック信号とみなされることが多いのですが、クロックにはノイズ・マージンがなく、ラジオの局部発信器のようなものです。dV/dtを高くすると、ノイズ・ピックアップに対する感度がある程度低下します。

1. 信号パスのグランド・プレーンを分断しない。
グラウンド電流を、よく言われているようなリターン電流とみなすべきではありません。グラウンドにおける電子の動きは、周辺のあらゆる金属部品における信号伝搬を反映して、同時に伝搬します。伝送線路に波面が伝搬すると、グラウンドに誘導電流が生じます。グラウンド電流がパスの分断によって迂回しなければならない場合、分断箇所に電位差が発生し、さらに、その箇所にグラウンドされたものにはいずれも電位差が生じます。この電位差の大きさは、信号の周波数成分と、迂回したグラウンド電流パスの長さおよびインピーダンスに比例します。集中箇所に大電流を遅延なく押し流すことはできません。電源に戻るワイヤ、もっと悪い例では、ビーズまたはインダクタが集中箇所になります。

2. コンパクトにする。
どのような素子でも、バイパス・コンデンサを含めたグラウンドに接続する箇所までの距離は短くします。パターンをバイパス・コンデンサまで延長し、さらにグラウンド・ビアまで延長するだけで、アンテナが形成されます。ボード裏側のグラウンドにバイパスするには、電源プレーンに密接に結合している、つまりADCの下にあるプレーンより密接に結合している可能性のある別のプレーンが必要です。同じように、バランのグラウンド接続は、コネクタがあればその中心線にできるだけ近く、また回路図に描かれているように90度の角度から外れずに伝送線路にできるだけ近くする必要があります。

3. ビアを共有しない。
互いに干渉し合う信号同士でビアを共有しないようにします。電源バイパスは信号伝送に干渉し、アナログ入力はリファレンスとクロックに干渉するといったことが起こります。ADCのあらゆるピンが他の全てのピンに干渉すると考えてください。

4. 銅フラッドは50milごとにグラウンドに接続する。
銅フラッドを使用する場合は、周辺を約50milごとにビアでグラウンドに接続します。干渉を起こす可能性のある物同士の間に障壁を配置する場合は、より狭い間隔を使用します。グラウンドが不十分な銅フラッドはクロストークを助長し、またアンテナとなってノイズを出したり、拾ったりすることになります。

5. フラッドを信号線に近づけすぎない。
もっとも、コプレーナ信号伝搬を理解していて、伝送線路の両側に分断のないグラウンド電流パスを維持できるのであれば、その限りではありません。こうしたパスの隙間はいずれも両側にビア集合体を配置する必要があり、これにより、グラウンド電流の迂回を最小限にすることができます。コプレーナ・グラウンド電流伝搬は、ビアがエッジに近すぎると影響を受けやすく、特性インピーダンスの変化によってロスが発生します。

6. 差動対の片側だけにフラッドを設けるのは禁物、特にアナログ入力は要注意。
アナログ入力の回路網は必ず対称でなければなりません。また、入力パスに供給される2~5GHzのコモン・モード過渡電流に対して、両方のラインが同じように動作しなければなりません。隣接する素子からの負荷がある場合、細部を両側に反映させます。そうしないと、本当の意味で差動ではないため、ノイズが放射され、非線形電荷量を伴うコモン・モード妨害波が差動誤差またはSFDRの損失に変換されます。アナログ入力を供給する完全に対称な差動対であっても、これが表面にあるならば、クロックのコモン・モード高調波を放射します。コモン・モードのコンポーネントでは、差動対がストリップラインのようなものになります。こうした製品を選択して、増幅や周波数変換に使うと、同じ区画にミキサーがあるかどうかを見分けるのに大きな混乱が生じるようになります。LVDS出力であっても、対称的な負荷とみなすか、または他のペアと同じように考える必要があり、コモン・モードのデジタル・ノイズをソースに戻るように反射し、コモン・モード電流をデスティネーションに発生させることになります。コモン・モード電流は、他のシリコン・デバイスと同じように、ADCの基板にグラウンド・バウンスを引き起こし、ボンド・ワイヤを介してのみグラウンドに接続されます。アナログ入力におけるコモン・モード電流は、内部の仮想グラウンドの能力に負担をかけるほかに、ADCのコモン・モード除去をテストすることになります。

高周波のコモン・モード除去は、他のアンプと同じように、モールド成型時のボンド・ワイヤの位置決めや変形、PCBの特性によって制限され、マッチング入力、スイッチ、コンデンサを作る製造の制限は、おそらくその後です。

7. ADCから100~200psec(FR4では800mil~1.5インチ)のところにインピーダンス不連続部を作らない。
これはアナログ入力パス内のことを言っているのではなく、クロック・パス内のことを言っているわけでもありません。不連続部とは、コンデンサ、開口(インダクタ)、さらには伝送線路より幅が広いパッドのことです。この距離より近くにシャント・コンデンサなどの素子を配置しなければならない場合、直列抵抗を端部に取り付けてショート状態にします。コンデンサは高周波でショートします。コンデンサがADCに非常に近い場合、抵抗は10Ω程度になります。100~200psec離れている場合の抵抗は49.9Ω、線路のZoは50Ω/sideとします。

伝送線路トランスがある場合、高いコモン・モード・インピーダンスがクロック過渡電流をADCに戻るように反射することがないように、終端(ACグラウンドに対して対称な終端)はほぼ間違いなくトランスのところになければなりません。戻ってくるクロック過度電流は、非対称のトランス構成によってわずかに歪むことになり、また非線形電荷が含まれているため、SFDRが劣化します。残念なことですが、あらゆることに妥協が必要になります。そうすることで、トランスでのインピーダンスが信号源と並列に終端していることにより、差動成分もADCに戻るように反射します。したがって、伝送線路トランスは、ADCから100~200psecの距離には置かないようにして、一般にはできるだけ近くに置くのがよいとされています。端部終端が伝送線路トランスから離れている場合、伝送線路対は端部を結合するのではなく、両伝送線路の間をある程度あけた2本のマッチング線路にする必要があります。伝送線路トランスで部分的に終端し、ADC以降で最終的に差動終端を行うことも考えられます。この場合、伝送線路トランスは離れたところに置く必要があります。

センタータップ付きの磁束結合トランスでは、コモン・モード・インピーダンスが低いので状況が異なり、リターン反射の極性が反転することになります。低いコモン・モード・インピーダンスで効果が得られるADCもあれば、そうならないADCもあります。どのトポロジーが好ましいか分からない場合には、コモン・モード終端の準備をセンタータップで行う必要があります。

伝送線路を延長して、ADCの後、まさに伝送線路の末端に、パッケージ・パッドの前の箇所、つまりボンド・ワイヤの前に向かい合うように端部終端を配置すると、最良の結果をもたらすことが示されています。なお、ドライバ/フィルタ/トランスはここでも、限界距離の外側にあるものとします。ADCの後に終端を配置するには、入力パッドまたはそこに近接した箇所でレイヤ変更が必要です。入力信号が内部レイヤまたは裏側を伝搬する場合、終端はADCから見て外側に向く表面に設けることができます。

 

図1. ADC後の終端
図1. ADC後の終端

8. 必要以外の場所に方向性結合器を設けない。
どの信号もエンコード・クロックに沿って伝搬させてはいけません。他のクロック・ラインであっても、同相と推定されてもされなくても同じことです。ADCにはグラウンド・バウンスがあるので、クロック・レシーバー内のミラー・フィードバックから線路に反射される妨害がある程度生じます。方向性結合器の結合が最大となる方向は、結合領域からの反射のようなものであり、他のADCから方向性結合器近傍への反射電力が最大になります。これは、クロック・ラインがデータ・ラインに沿って配置されている場合、負荷であるFPGAに伝送される電力がクロック入力に戻るように反射されるという事例でもあります。データ・ラインの状態が変化している箇所ではクロックの感度が高くないという誤解がよく見られます。これを信用してはいけません。データ・ラインでも、クロックでも、反射があれば、それが保存されて問題を引き起こします。オーバーサンプリングのアプリケーションでは、同じレイヤで30~50milの範囲内には信号がない方がよく、クロック・ジッターの感度が高いアンダーサンプリングのアプリケーションでは、グラウンドに接続された銅以外は近くに何もない方がよいのです。

クロック配線の上下のレイヤにあるパターンには注意してください。電源プレーンの上やその間、プレーン間のエッジ近くには、クロックを配置しないようにします。

9. ノイズの多いものやノイズに敏感なもの(ADCを含む)はエッジから離しておく。
プレーンのエッジでグラウンドに接続したコンデンサは、プレーンの中央でグラウンドに接続したコンデンサと比べるとグラウンドの状態は全く不十分です。

10. 電源プレーンのオーバーラップには注意する。
オーバーラップ箇所はいずれもリードレス・コンデンサのプレートになります。そのようなコンデンサは、高周波ではインピーダンスが可能な限り低くなるため、リード・インダクタンスを持つコンデンサではあらゆる結合ノイズの抑制が非常に難しくなります。

11. バイパス・コンデンサのグラウンドはADCの下と同じプレーンに接続する。
あるいは、バイパス・コンデンサを裏側に配置しなければならない場合には、ADCの下にあるグランド・プレーンの直下に小さな電源プレーン(実質的にはリードレス・コンデンサ)を形成します。直下というのは、せいぜい10mil程度のことです。これは、VddまたはOVddのビアの周囲では少なくとも500milに延長した方がよく、他のデバイスとの共有は避けるべきです。VddとOVddはどちらも、このように扱うことができます。パドルが接続されているプレーン以外のプレーンにバイパスが戻る場合、パドルへのリターン・パスを設けるためにかなりの数のビアを配置する必要があります。グラウンドをADC側に回転させた状態で、バイパスを裏側に配置します。

12. 出力段のバイパス・コンデンサではグラウンドを負荷側に接続する。
これは、どのデバイスや負荷にも当てはまる一般的なことですが、前項11の最後の記述と矛盾しているように思えるかもしれません。場合によっては、矛盾があります。グラウンド電流パスを信号パスより長くしないということは、グラウンド電流パスをできるだけ短くするために、OVddバイパスと負荷との間にビア集合体を置くことを示唆しています。グラウンド電流はデバイスのグラウンド・ピンにも、出力バイパスをグラウンドに接続する箇所にも「戻る」ので、またこれら2つのグラウンド箇所は異なる可能性があるので、ソース電流またはシンク電流には異なるパスが必要になります。これらのパスの差はできるだけ小さくする必要があり、ADCの場合には、OVddのグラウンドはADCのOGNDグラウンドのできるだけ近くに接続する必要があります。データ・バスが基板を通過して裏側に伝搬する場合、裏側にあるOVddバイパスのグラウンドを裏側のデータ・ラインの間に接続しますが、OVddピンの高周波インピーダンスを低下させるために、前述した電源プレーンを組み込むことがあります。LVDS伝送は、差動方式であるため、CMOS伝送ほど多くのグラウンド電流を必要としません。余談になりますが、アンプの出力バイパスをグラウンドに接続する箇所にはクラスABの電流を流すことができますが、これは、グラウンド・ビアを共有した場合には不利に働きます。

13. レイヤ変更の際にはグラウンド・ビアをデータ・ラインの間に交互に配置する。
シングル・エンド伝送(例えば、CMOS)のレイヤ変更では、グラウンド電流用のビア集合体で囲む必要があります。

14. グラウンド・ビアにはサーマル・リリーフを必要以上に使わない。
デバイスをグラウンドにはんだ付けする場合、グラウンドを損なう可能性があるサーマル・リリーフではなく、サーマル・コレクタを使います。これは銅ベタのプレートのことで、だいたい1つの大きいビアと分散した複数の小さいビアを用いてグラウンドに接続されているため、大きいビアに熱負荷があっても、パッド上は、リフローの熱によって適切な温度になります。これは、バイパスのほかに能動デバイスにも適用することができ、はんだ付けを改善し、さらにグラウンドへの低インピーダンス接続をもたらします。

15. はんだ付けプロセスについて考える。
ADC周辺にある全ての突起物、例えばBGAのように、全てのボールにかかる熱負荷がほぼ同じでなければならないものでは、熱吸収が必ず均等になるように注意してください。リフロー時に温度ばらつきが発生すると、はんだ付けプロセスがうまくいかず、オープンを引き起こすことさえあります。

16. 宿題として。
廃棄された携帯電話を手に入れられるならばどれでも分解してみてください。それが、アイリッシュ・パブの裏手にある駐車場で踏みつぶされていたものでも、ホーム・センターの外にある水たまりに沈んでいたものでも、こう言ってよければ年配のご婦人がたが店員として配置されているリサイクル・ショップにあったものでもかまいません。携帯電話は、互いに干渉し合うサブシステム間のシールドとして基板を使用していること、マイクロビアを効果的に使用していること、周波数変換でレイヤ変更を行っていること、アンテナ効率を損なう技術などについて良い手本となることがよくあり、こうしたことは、一般にADCの周りに必要なことです。

17. フィルタはADCまでの距離とドライバまでの距離を考慮して設計する。
フィルタを設計するときにはレイアウトを考慮する必要があり、レイアウトに応じて、ADCまでの距離に適合するようフィルタ設計を変更しなければならないことがあります。これは、実は別の記事のテーマになります。PCBから寄生データを抽出した後に、頭の中で、またはソフトウェアを使って、フィルタのシミュレーションをやり直す必要があります。

18. 専門家の言葉を鵜呑みにしない。
PCBベンダ、CADサービス、信号品質の専門家の言うことを注意して聞くにしても、それを鵜呑みにしないでください。ちょっと楽しみたい気があるなら、信号品質の専門家に、クロック入力のノイズ・マージンについて尋ねてみてください。ヒントを言うと、あなたはLVPECLでクロックを駆動しているのに、専門家たちはLVPECLのノイズ・マージンを想定するかもしれません。

19. コストのかからないビアを積極的に使う。
0.625インチ基板の10milビアはそれぞれ約1nH、つまり1GHzで6.28Ωです。ビアをたくさん使ってください。

Generic_Author_image

Derek Redmayne