2016年12月5日公開
はじめに
モノの仕込みと醸造には時間がかかります…。その「とあるプロジェクト」の仕込みを行うために、超高速PECL（Positive Emitter-Coupled Logic）出力のコンパレータ ADCMP553の特性を実験してみました。この技術ノートでは、高速な回路での性能の出し方や測定の方法、そしてコンパレータの原始回路である差動回路を用いて、レベル変換回路を実現してみた話題を説明していきたいと思います。
データシートどおりの波形は得られるのか
ADCMP553 は図1のような出力特性になっています。データシート・スペックではtr = 440ps, tf = 410psです。この波形、ちゃんと測定で得られるのでしょうか？まずはADCMP553についてご紹介しておきましょう！
ADCMP553: 高速コンパレータ、8ピンMSOPパッケージ、単電源、PECL
ADCMP551/ADCMP552/ADCMP553は、アナログ・デバイセズ独自のXFCBプロセスで製造された単電源の高速コンパレータです。750psの伝播遅延と150ps未満のオーバードライブ分散を特長としています。異なるオーバードライブ条件下での伝播遅延の差を示す伝播遅延分散は、高速コンパレータの特に重要な特性です。ADCMP552には、プログラマブル・ヒステリシス・ピンが別途用意されています。
差動の入力段により、－0.2VからVCCI－2.0Vまでの同相電圧レンジで一定の伝播遅延が得られます。出力は、PECL 10Kおよび10KHロジック・ファミリーと完全に互換のコンプリメンタリー・デジタル信号です。出力は、50Ωで終端する伝送ラインをVCCO－2Vまでの電圧レンジで直接駆動するために十分な駆動電流を提供します。
正しい波形を得るための組み立て
その日はとても寒い日でした。会社のある竹芝桟橋付近から浜松町駅までは、「『もつなべ』を食べにいくの」、という一団と一緒でしたが、私は駅で別れて、自宅へのいつもの帰路に向かったのでした。
さて、早速（？）ではありますが、ADCMP553実験回路の組み立てのようすを図2に示します。下のボードは何でもよかったのですが、それまで作っていた（関連する）基板を活用しました。この上に変換基板を載せて、ADCMP553を実装しました。
拡大したようすも図3に示します。グラウンドは「今ひとつ」な配線ですが…。
測定回路はデータシートのFig. 24（図4に示します）と等価なものですが、この100Ω ＆ VCCOマイナス2Vの部分は、抵抗2個でVCCとGNDにプルアップR1／プルダウンR2し、等価的にFig. 24の抵抗値と電圧をつくりました。式では、
となるようにR1とR2を設定します。これはテブナンの定理を基本とした考え方です。
図2の左側に見える白いBNCコネクタはパルスジェネレータからの経路です。BNCコネクタからADCMP553へはインピーダンスが大きく暴れないように、良く撚（よ）ったツイストペアを経由させています。パルスジェネレータ（BNCコネクタの反対側）からは50Ωの同軸ケーブルで、ツイストペア（特性インピーダンスは100Ωより少し大きいと推測されます）とはインピーダンスの不整合がありますが、ここでは目をつぶっています（汗）。
正しい波形を得るための測定
図4のなかで、出力（ケーブル左側）の50Ωは実装し、ケーブル右側の50Ωはオシロの入力抵抗で対応しました。とはいえオシロはAC入力にして交流結合として受けました。
測定は（上記の「オシロの入力抵抗で対応」という意味も含めて）オシロを50Ω入力にして、セミリジッド・ケーブルでつないでいます。そのセミリジッド・ケーブルの接続のようす（全景）も図5にお見せしておきます。
このセミリジッド・ケーブルはSMAコネクタとなっており、SMAコネクタのケーブル、さらにSMA-BNC変換コネクタでオシロと接続します。図5の写真を見た知人の方から「セミリジットが出てくるとは本格的ですね」というコメントをいただきました。この技術ノートをご覧の皆様からも「絶景だね！」と言っていただけるとうれしいです（冗談です…笑）。
セミリジッド・ケーブルは、同軸ケーブル接続などで動いて半田が取れないように、セロハンテープで止めています（単純ですがとても大事です！！）。
信号源は、繰り返しはそれほど速くなくてもいいので、max 250MHzのパルスジェネレータを用いています。これまで使っていた低速なパルスジェネレータから、この高速なものにグレードアップしました！といっても250MHzくらいになると（古いので）整形した矩形波形がちゃんと出ないのでありました…（汗）。まあ、それでもこの波形観測はADCMP553の出力側を見るわけですし、「コンパレータ」ですから、入力が少し鈍っていても、正しく出力が得られることになるわけでした。
得られた波形のようす
さて、実際の測定波形を図6にお見せしましょう。オシロは帯域幅1GHzのもので、これまで説明したように50Ω AC入力で観測しています。
デルタマーカは700psを示しており、ほぼデータシートどおりの波形が観測されていることが分かります。オシロの立ち上がりは350ps程度と思われますので、実際はもうちょっと高速に立ち上がっていると思われます。
パッシブプローブではどんなふうに見える？
図7と図8は片一方（CH2）を普通のパッシブプローブP6139Aに変更して、何も考えずにテキトーに接続して、観測したものですが、まったく原型の波形をとどめていないことが分かります（図7 = 500ps/div 図8 = 2ns/div）。
このように適切なツール（プローブ）を適切に接続して観測することが、高速な信号を測定する場合にはとても重要であることが分かります。
高速コンパレータから気がついた「そうだ、これを使えばレベル変換回路ができる！」
その日はほのかに暖かい日でした。会社のある竹芝桟橋付近から浜松町駅までは、「『イタリアン』を食べにいくの」、という一団と一緒でしたが、私は駅で別れて、自宅へのいつもの帰路に向かったのでした（笑）。
以降、何の話題かは、前半のようには分からないので、「早速」というわけに行きません。そこで、まずはその背景からお話ししていきます。
最近の異電源電圧混在でのデジタル信号のスレッショルドの問題
とある日、代理店の方から「1.8V系と5V系の（昇圧）インターフェースを取りたいのが、10円前後のローコストで出来る方法は無いのか」という質問をいただきました。
最近は異電源電圧が混在するシステムが多くなってきており、たとえばTTL互換CMOSを5Vで動作させたときのHレベル・スレッショルド電圧VIHは、東芝TC74VHCT00AFTを例にすると、最小でVIH = 2.0Vです。3.3V電源系のロジックICとはインターフェースは可能ですが、さすがに1.8V系では不可能なことが分かります。
この問題に対応するには、アナログ･デバイセズの製品としてもレベル変換器（Level Translator）というカテゴリがあり、これを活用することも出来ます。
アナログ･デバイセズのウェブサイトにて、レベル変換器製品群をご確認いただくことができます。
非常に高性能なレベル変換IC（Level Translators）、それも双方向で変換できるものが用意されていますので、便利にご活用いただけるものと思います。
しかしコストが厳しいのだった…
しかし今回の質問である「10円前後のローコスト」となると大分厳しく、他のソリューションを考える必要も出てきます。幸い、速度もそれほど高速でもないことから、これまで検討してきた高速コンパレータの回路実験から「そうだ、これを使えばレベル変換回路ができるぞ」と気がつきました。というところから、トランジスタを用いたディスクリート・ソリューションを考えてみました。
このトランジスタ回路を、コンパレータのオリジナル回路である「差動回路」を用いて設計してみました。それをADIsimPEで回路図にしてみたものが図9になります。
使用したトランジスタはいくら低速でも良いとはいえ、ある程度高速なものが必要になりますので、ここではADIsimPE内でモデルが登録されていたBF199（中速度のトランジスタft = 550MHz）というものでシミュレーションしてみました。
10MHzのクロック（UARTやSPIなどシリアル通信では20Mbps相当になります）でシミュレーションしてみた結果を図10に示します。立ち上がりは10ns程度で、十分に10MHz、つまり20Mbps程度が通りそうなことが分かりました。
電圧や抵抗値の設定について
ここで回路の各部分の電圧や抵抗値をどのように設定したかご説明しておきます。
まず、スレッショルド電圧の設定ですが、1.8Vロジックを動作させるということで、図9のQ2のベースは1Vに設定しています。このようにするとQ1のベースは1Vを基準として動作し、1VをスレッショルドとしてQ1のトランジスタがオン・オフすることになります。
つづいてエミッタ電圧レベルですが、Q1/Q2のエミッタが共通で220ΩのR1に接続されています。Q1/Q2のベース電圧が1Vであれば、ここの電圧は0.3V程度になり、このときR1に流れる電流は1.36mA程度になります。
Q1のベースに1Vよりも高い電圧が加わった場合には、R1（Q1/Q2のエミッタ）には、「その高い電圧マイナス0.7V」程度の電圧が加わることになります。とはいえ、ここは1.8Vが最大ですから、1.1V maxとなり、R1には5mA程度が流れることになります。一方でQ2は逆バイアスとなり「オフ」になります。こうすることでQ2のコレクタに接続されているR2で電圧降下が生じないことになり、「Hレベル」= 5Vを出力できることになります。
Q1のベースに1Vよりも低い電圧が加わった場合には、Q1/Q2にエミッタ電圧はQ2のベースに加わる電圧で決まり、0.3V程度になります。これによりQ1は逆バイアスとなり「オフ」になります。
R1には1.36mA程度が流れることになります。この1.36mAは全てQ2から流れることになり、Q2のコレクタ電流もほぼ同じになります。ここでコレクタに接続されている抵抗R2が3.9kΩであることから、R2の電圧降下は3.9・103×1.36・10-3 = 5.3Vとなり（実際は電圧の相互関係で若干電流制限されますが）、Q2のコレクタは「Lレベル」≒ 0Vを得ることができます。これで1.8Vロジックから5Vロジックに対してインターフェースを取ることができるわけです。
なお本来の高性能な差動回路を構成する場合には、このR1の部分は電流源として作られるものですが、ここではデジタル信号のオン・オフをさせるだけですので、このように抵抗を用いて簡略化しています。
ところでトランジスタのベースに十分に電流を流し、トランジスタを十分飽和させた（「オン」させた）場合、ベースに過剰な少数キャリアが存在することになります。このときトランジスタをオフしようとすると、この過剰な少数キャリアが残留していると、トランジスタがオフしようとしてもオフしない「蓄積時間」というものが生じます。この少数キャリアが消失する時間が「蓄積時間」となります。蓄積時間によりレベルの変化が緩慢になり、高速なスイッチングができない問題が生じます。
これはμsecオーダで生じますが、図9の回路の場合は、過剰な少数キャリアが多数生じる「完全にオンした」状態にはなっていないので、この図10で示されるように、オンからオフへの遷移時間を高速にすることができるわけです。
図9. 1.8Vから5Vにレベル変換する回路をコンパレータの
後日談（少しは浅知恵もついてくる）
それこそこの技術ノートを書く数日前も、別の代理店の別のFAEの方がいらっしゃって、「お客様で超高速デジタル差動信号伝送系でのVCOM（コモンモード電圧）のレベルを変換したい要望がある」という質問を受けました。早速、この技術ノートでここまでご説明した、高速コンパレータを使ったワザを提案したものでした。
高速コンパレータは差動で受けて差動で出す、ということができますので、高速なデジタル差動信号伝送にも活用できるということなのでした。
