量子コンピュータの実現を支えるApollo MxFE™、量子ビットの制御／読み出しに最適に対応

×

Figure 1

   

概要

超伝導量子コンピュータでは、精度が高く位相コヒーレントなマイクロ波によって量子ビットを制御します。また、ノイズが少ない環境で信号を取得する機能が必要になります。これらの要件を、ディスクリート構成で実現される旧来のRF対応アーキテクチャで満たすのは非常に困難です。それに対し、アナログ・デバイセズの「Apollo MxFE」を活用したアーキテクチャであれば、求められる条件を満たし、RF信号を直接処理することによって量子ビットの制御／測定を実現できます。Apollo MxFE（Mixed-signal Front End）は、RF信号を直接扱えるD/Aコンバータ／A/Dコンバータ（以下、RF DAC/RF ADC）、DSP（デジタル信号処理）回路、デタミニスティックな同期を実現する回路を統合したプラットフォームです。これをアナログ・デバイセズのクロック／LO（局部発振器）ソリューションと組み合わせれば、システムの複雑さ、消費電力、レイテンシを低減できます。それだけでなく、スケーラビリティとゲートの忠実度を高められます。このようなメリットが得られることから、Apollo MxFEは、次世代の量子コンピューティング・システムを実現するための中核的な技術としての地位を確立しています。

コンピューティング・システムの 新たなパラダイム

量子コンピューティングは、様々な分野に大きな変化をもたらす可能性を秘めています。創薬、材料の設計、最適化処理、気候のモデリング、サイバーセキュリティなど、想定される用途も実に多種多様です。量子コンピュータの開発状況は、研究段階から実用化に向けた段階へと急速に移行しつつあります。量子プロセッサでは、量子の重ね合わせや量子のもつれ（エンタングルメント）といった量子力学的な効果を利用します。それにより、今日の公開鍵暗号に基づく暗号化方式などを含め、旧来のアーキテクチャでは対応が不可能なレベルの問題に対処することが可能になります。量子コンピュータの分野には、ハードウェアの面で競合するいくつかのアプローチが存在します。その中でも、成熟度、スケーラビリティ、マイクロ波による制御性の面から、超伝導トランスモン（Transmon）量子ビットを利用する方式が主要なものとして注目されています¹。超伝導トランスモン量子ビットを採用するプラットフォームでは、精密に整形された4GHz～4.5GHz帯のRFパルスを利用します。そのため、プラットフォームの基盤になる電子回路には厳しい要件が課せられます。本稿では、そのようなRFパルスを生成するためのアーキテクチャを紹介します。そのアーキテクチャは、高い性能を発揮するだけでなく費用対効果にも優れています。その基盤として使用されるのが、アナログ・デバイセズのApollo MxFE「AD9084」です。同製品を採用したアーキテクチャは、次世代の量子システムに求められる精度、速度、スケーラビリティを提供します。また、フォールト・トレラントな量子コンピューティングの実現を促進するように設計されています。

量子コンピューティングの基本

Apollo MxFEをベースとするアーキテクチャについて解説する前に、まずは量子コンピューティングとはどのようなものなのかを押さえておきましょう。

量子の情報、重ね合わせ、パルスによる制御

量子コンピュータという言葉を聞くと、希釈冷凍機から吊り下げられた金色のシャンデリアのような物体を思い浮かべる方もいるでしょう。その基盤は、複数種の技術や手法に依存しています。具体的な例としては、超伝導回路、フォトニック量子ビット、シリコン・スピン量子ビット、トラップ・イオンなどが挙げられます。どのようなプラットフォームを使用するにしても、熱ノイズを抑制してデリケートな量子の状態を保持できるようにしなければなりません。そのためには、通常、極低温の環境でシステムを動作させる必要があります。

どのような実装を使用する場合でも、量子コンピューティングでは概念的に等価な4つのステップを踏むことになります。1つ目のステップでは、量子ビットを初期化します。つまり、必要な演算を実行する前の準備として、明確に定義された状態に量子ビットを移行させます。そのためには、RF（通常はマイクロ波）パルスが使用されます。2つ目のステップでは、量子がもつれた状態に量子ビットを移行させます。そして、それらの状態が根本的に古典物理学では説明できない形で相関を持つようにします。3つ目のステップでは、量子論理ゲートを適用して実際の演算を実行します。4つ目のステップでは、量子ビットの最終的な状態を測定し、その結果を古典的な情報（旧来のエレクトロニクス・システムで扱える形態の情報）に変換します。

古典的なビットは0または1という値をとります。それに対し、量子の情報は量子ビット（Qubit）にエンコードされ、基底状態である¦ 0〉、¦ 1〉に加え、これら2つの状態を任意に重ね合わせた状態をとることができます。これを幾何学的に可視化する手段が図1に示すブロッホ球です。それぞれの純粋な量子ビットの状態は、角度θとφで決まる単位球上の点によって表されます¹。2つの極は古典的な状態に対応し、それ以外のすべての位置は量子を重ね合わせた状態を表します。量子ゲートは、量子ビットのブロッホ・ベクトルを特定の軸の周りに回転させるためのものとして機能します。

超伝導を利用するアーキテクチャにおいて、量子ビットは、通常、精密に整形された4GHz～8GHzのマイクロ波のパルスによって駆動されます。そのパルスの周波数成分は、各量子ビットの遷移周波数に共振するように設定されています。また、そのパルスは単なるオン／オフ信号ではありません。その形状、幅、電力、位相、周波数、スペクトル純度によって、ブロッホ・ベクトルをどれだけ正確に回転させるのかが決まります。言い換えれば、量子ゲートがどれだけ忠実に実装されるのかが決まるということです¹。

パルスの制御、読み出し、量子の測定

従来、量子を制御するためのエレクトロニクス・システムは、連携して動作する一連の機能ブロック（回路ブロック）で構成されていました。詳しく言えば、任意波形発生器（AWG：Arbitrary Waveform Generator）によってI/Qベースバンドのエンベロープを生成し、ベクトル信号発生器によってチューナブルLOを実現し、I/Qミキサーによってそれらの信号を合成します。その結果、精密に整形された駆動用のRF信号（波形）が生成されます。多量子ビット・システムでは、すべてのRF DAC/RF ADCと信号源を共通のマスター・リファレンス・クロックに同期させます。その上で、制御システムの全体にわたり、コヒーレンス、デタミニスティックなタイミング、位相のアライメントを維持する必要があります。

量子論理演算は、カスタマイズされたマイクロ波のパルスによって実行されます。ただ、その演算は最終的には測定が実行されることによって完了します。このプロセスで実行されるのは、損なわれやすい量子の状態を古典的な情報に変換する処理です。通常、超伝導を利用するアーキテクチャでは、このプロセスにおいて分散読み出しが実行されます。各量子ビットはマイクロ波共振器に結合され、共振器の周波数に合わせて調整したプローブ信号がクライオスタット内に注入されます。分散読み出しの方式では、量子ビットの状態によって共振器の周波数がシフトします。そして、状態に依存する情報が反射または透過したプローブ信号に重畳されます¹。このプローブ信号に対して適用されるのは、増幅、ダウン・コンバート、フィルタリングの処理です。得られた信号は最終的にデジタル化されて解析に利用されます。

室温では、RF ADCが、高い精度でタイミングを調整したキャプチャ・ウィンドウを用いて上記の微弱な読み出し信号を取得します。デジタル・ダウン・コンバージョン、デシメーション、フィルタリングによって複素I/Qのサンプル・データを生成し、それらを積分することで量子ビットの状態を推定します。それら時間的な整合性が保たれた高精度の測定結果は、後続の制御パルスをリアルタイムに調整するフィードバック・ループを支える役割を果たします。また、プロセッサ全体の動作を安定化させることにも寄与します。

このアーキテクチャの性能は、読み出しによって量子の情報を古典的な信号に変換することから、基本的にS/N比によって制限されます。極低温のアンプ、RF DAC/RF ADC、クロック、シグナル・チェーンなどから発生するノイズにより、測定結果はI/Q平面に拡がることになります。それにより、状態の判別が困難になります。

パルスの生成と読み出しにより、緊密に統合された制御ループが形成されます。量子ゲートは、忠実度が高く位相コヒーレントなマイクロ波のパルスによって実装されます。一方、量子ビットの状態は低ノイズの分散読み出し（Dispersive Readout）によって判定されます。これらの結果をデジタル処理によって継続的に解釈し、その後のパルスをリアルタイムに調整することで、フィードバック・ループを適切に閉じることができます。このような高精度の制御、信頼性の高い測定、デタミニスティックな同期を融合することにより、拡張性と実用性に優れる超伝導量子コンピューティングの実現が可能になります。

量子ビットの制御と読み出しを支える Apollo MxFE

量子コンピューティングでは、RF信号の生成と測定に対して厳しい要件が課せられます。ミリケルビン（mK）のレベルの温度で動作する超伝導量子ビットを制御するためには、4GHz～8GHz帯のマイクロ波のパルスが必要です。このパルスは、コヒーレンスとゲートの忠実度を維持するために、超低ノイズ（100フェムト秒未満のRMSジッタ）、高スペクトル純度（60dBcを超えるSFDR）、デタミニスティックなタイミング・アライメント（10ピコ秒未満のチャンネル間スキュー）に対応していなければなりません¹。

従来の制御用アーキテクチャは、ディスクリート構成で実現されていました。つまり、個別の電圧源、AWG、ミキサーなどによって構成されていたということです（図2）。この構成は明らかにスケーラブルではありません。それだけでなく、LOリークによってダイナミック・レンジが低下してしまいます。また、I/Qの不均衡により定期的なキャリブレーションが必要になります。加えて、デバイスの数が増えることによって熱負荷が増大します。更に、独立した計測器の同期をとらなければならないので、システムの統合が著しく複雑になります。例として、量子ビット当たり3～5つのRFチャンネルが必要な1000量子ビットのプロセッサについて考えてみましょう。その場合、必要なRF DAC/RF ADCの数は約8000個に達します。今後、規模の拡大が進めば、必要なRF DAC/RF ADCの数は数百万個に達すると予想されます。

Apollo MxFEを採用すれば、上記の課題に対処できます。例えば、AD9084は分解能が16ビットでサンプル・レートが28GSPSのRF DAC（4個）、分解能が12ビットでサンプル・レートが20GSPSのRF ADC（4個）、DSP回路を内蔵しています。同ICを使用すれば、量子ビットの動作帯域内でダイレクトRF合成とキャプチャを実行できます。また、基板面積、チャンネル当たりの消費電力、全体の部品点数を削減可能です。同ICは、スケーラビリティに優れるアーキテクチャを構築するための重要な要素になります。

AD9084は、量子制御の用途に特化して設計されたミックスド・シグナル・フロント・エンドです。同ICが内蔵するPLLを使用することにより、低い周波数のリファレンス・クロックを逓倍して7GHz～14GHzのサンプリング・クロックを生成できます。また、同ICを使用すれば、デタミニスティックなマルチチップ同期（MCS：Multichip Synchronization）の実現が可能になります。超伝導を利用するプラットフォームにおいて、AD9084は古典的な電子回路と量子プレーンの間のインターフェースとして機能します。FPGAによって生成されたデジタル・シーケンスは、精密に整形されたマイクロ波のパルスに変換されます。一方、クライオスタットからの微弱な読み出し信号はキャプチャおよびデジタル化され、状態の判別とフィードバックが実行されます。表1はAD9084の主要な仕様についてまとめたものです。

AD9084は、RF DAC、RF ADC、ハードウェア化されたDSPを内蔵しています。そのため、量子ビットの制御と読み出しの両方を対象としたダイレクトRFサンプリングのアーキテクチャを構築できます。デジタル・アップ・コンバータ（DUC）とデジタル・ダウン・コンバータ（DDC）の機能も備えているので、FPGA上に実装する回路を削減すると共に、周辺のアナログ回路を簡素化することが可能です。

AD9084は、古典的なシステムと量子システムのインターフェースとして機能します。図3に示したのは、複数のAD9084を使用した代表的なアーキテクチャの例です。このアーキテクチャでは、まずJESD204B/Cに対応するインターフェースを介してI/Qストリームを受信します。続いて内蔵DSPにより、28GSPSまでの補間（インターポレーション）処理を実行します。また、48ビットの数値制御発振器（NCO：Numerically Controlled Oscillator）を用いたDUCの処理と、複素FIR（Finite Impulse Response）フィルタを用いたパルスの整形も実行します。そのデータを受け取った16ビットのRF DACによってアナログ出力を生成します。その出力信号のノイズ・スペクトル密度は-165dBFS/Hz未満に抑えられます。このアーキテクチャにより、外付けRF回路の簡素化、再現性の向上、デタミニスティックなタイミングを実現できます。これらの特徴は、後述するフィードバック制御ループの基盤になります。表2、表3は、それぞれ量子ビットの制御と読み出しに関する一般的な要件をまとめたものです。

ディスクリート構成のシステムを使用する場合やシングルチャンネルのICを使用する場合と比べると、AD9084にはスケーラブルなアーキテクチャを実現するために役立つ明確な長所があります。送信側に注目すると、同ICはDACのチャンネルを4つ備えています。それらのサンプル・レートは28GSPSなので、ガウス・パルスの生成に適した高い時間分解能が得られます。また、部品点数、消費電力、基板面積、クロック分配の複雑さを低減可能です。ノーマルモードでは、どのナイキスト・ゾーンにおいても大きな出力電力が得られます。外付けのミキサーを使用することなく、4GHz～8GHzの量子ビット信号のダイレクト合成を実行できます。そのため、LOリークやI/Qの不均衡を回避することが可能です。もちろん、それらを補償するためのキャリブレーションも必要ありません。AD9084が内蔵するフラクショナル・サンプル・レート・コンバータ（FSRC）を使用すれば、データ・レートを任意の値に調整できます。そのため、ASIC/FPGAのインターフェースのデータ・レートに適応する形で、最適なクロック周波数によってRF DACを動作させられます。逆sin(x)/xの回路ブロック（INVSINCブロック）を使用すれば、RF DACによる再構成の処理の前に、デジタルI/Q信号のスペクトルの平坦度を改善できます。言い換えると、INVSINCブロックはDACのsinc特性に起因するロールオフをイコライズ（補償）する役割を果たします。それにより、ナイキスト帯域の約90%にわたり、減衰量をほぼ0dBに維持できます。なお、この補償が可能なのは、第1ナイキスト・ゾーン内に限られます。

一方、受信側では、共振器をベースとする読み出し処理により、状態に依存する応答が生成されます。その信号は、極低温のHEMT（高電子移動度トランジスタ）段で増幅された後、AD9084のRF ADC（12ビット、20GSPS）によってデジタル化されます。同ADCを使用すれば、周波数多重化された広帯域の読み出し信号をキャプチャできます。同ADCの後段には、微調用のDDC段、粗調用のDDC段、プログラマブルなフィルタ段、デシメーション段（1/64まで）が配置されています。それらにより、量子ビットの情報を抽出します。得られた情報はASIC/FPGAにストリーミングされます。ASIC/FPGAは、それらのデータを統合すると共に、閾値判定に基づいて量子ビットの状態を分類します。

量子コンピューティングは、高精度かつ位相コヒーレントな量子ビットのRFパルスによる制御に依存しています。そのため、タイミングや位相にわずかな誤差があるだけでシステムの性能が低下する可能性があります。つまり、超伝導量子システムでは、ノイズを小さく抑えた状態でマイクロ波による制御を実行しなければなりません。また、位相コヒーレントな読み出しを行えるようにする必要もあります。更に、あらゆる量子ビットと動作条件にわたってデタミニスティックなタイミングのアライメントを実現しなければなりません。

AD9084を使用すれば、高度なMCSによって上記の課題に対処できます。単一のAD9084を使用する場合だけでなく、複数のMxFE^®製品を使用する場合にも、ADCとDACの間でサンプル単位の正確なアライメントを確保することが可能です。アナログ・デバイセズのクロック・ソリューションとAD9084を組み合わせた場合、複数のMxFEデバイスに入力されるSYSREF信号のタイミングを±10ピコ秒以内でアラインさせられます。システム・レベルでは、高精度のクロック・シンクロナイザ「ADF4030」を使用する方法が有用です。それにより、サブピコ秒のアライメント精度とデタミニスティックな再現性を備えた共通のマスタ・リファレンスを分配します。LO信号の生成には、周波数シンセサイザ「ADF4382」を使用するとよいでしょう。同製品は、超低ノイズの電圧制御発振器（VCO：Voltage Controlled Oscillator）を内蔵しています。FOM（Figure of Merit）は-239dBc/Hz、RMSジッタは20GHzにおいて31フェムト秒、出力周波数範囲は687.5MHz～22GHzです。

このアーキテクチャでは、粗調による初期化と微調によるトラッキング・キャリブレーション、双方向のSYSREF信号、サンプル単位の高精度のトリガを組み合わせます。それにより、すべてのAD9084にわたって、ミックスド・シグナルの領域とJESD204Cの領域においてピコ秒単位の同期を確保できます。MCSのトラッキングを有効にすると、ADF4382によって、残存するSYSREF信号のタイミング誤差をデバイス当たり1ピコ秒未満まで低減することが可能になります。図3のアーキテクチャでは、クロック・ソリューションとしてADF4030とADF4382を使用しています。すべてのRF DAC/RF ADC、FPGA、Apollo MxFEの間で、デタミニスティックなアライメントと位相コヒーレンスが達成されます。このことは、信頼性とスケーラビリティに優れる量子ビットの制御を実行するためには不可欠な要件です。表4は、ADF4382のLO性能が量子システム全体の動作に与える影響についてまとめたものです。

この統合型のアーキテクチャは、システム・レベルの顕著なメリットをもたらします。まず、AD9084のDUC/DDCを使用することにより、FPGA上に実装するロジック回路を30%～50%削減できます。また、デシメーションにより、JESD204のデータ・レートを1/4～1/2に低減することが可能です。加えて、チャンネル当たりの消費電力を数百mW削減できます。更に、シングルチャンネルのRF DACを使用する場合と比べて最大4倍のチャンネル密度が得られます。現在の量子コンピュータは、プロトタイプのシステムからフォールト・トレラントなマシンへと進化を遂げつつあります。その状況において、AD9084は重要な地位を確立しています。同ICを採用すれば、ミキサーのキャリブレーションが不要なダイレクトRF合成を実行できます。また、安定したMCSの機能を利用可能です。加えて、極めてレイテンシの小さい（150ナノ秒未満）フィードバックと忠実度の高い信号の合成の両方に対応できる柔軟性の高いDSPを活用できます。AD9084は、極低温に対応可能な将来の集積デバイスを見据えたロードマップの基盤になります。

上記のような機能を備えていることから、AD9084は量子ビットを制御するためのアーキテクチャにとって魅力的な選択肢になります。同ICを採用すれば、量子ビットの動作帯域内におけるダイレクトRF合成とキャプチャの機能、マルチチャンネルのRF DAC/RF ADC、高度な内蔵DSP、堅牢性の高い同期機能、プロファイルに基づく高速な再構成の機能を組み合わせられます。それにより、レイテンシが小さく忠実度の高い量子ビットの制御と読み出しを実現できます。それだけでなく、大規模な多量子ビット・システムを構築するためのスケーラビリティも得られます。

まとめ

量子コンピューティングを構築する上では、RF DAC/RF ADCが極めて重要な要素になります。RF DACはデジタル信号（アルゴリズム）を高精度の制御信号に変換する役割を果たします。また、RF ADCを使用することで、デリケートな量子ビットの応答を正確にキャプチャすることが可能になります。Apollo MxFE（AD9084）は、高いサンプル・レート、広帯域にわたるダイレクトRF性能、デタミニスティックなレイテンシ、厳密なMCSを単体で提供する統合型のプラットフォームです。量子コンピューティングにおいて、同ICが果たす役割の重要性は明らかでしょう。AD9084に組み合わせるクロック・ソリューションとしては、デタミニスティックなクロッキングを可能にするADF4030と位相ノイズを抑えてLO信号を合成するADF4382が挙げられます。これらのICを併用することで、部品点数の削減、ミキサーのキャリブレーションに伴う複雑さの解消、位相コヒーレントなスケーリング、システムの規模の拡大に伴うFPGAの負担の軽減が可能になります。現在、量子コンピューティングの分野では、量子ビット数の増加と極低温に対応可能な集積化に注目が集まっています。次世代の画期的な量子コンピュータは、エッジにおける性能、電力効率、インテリジェンスを備えるプラットフォームによって構築されることになるでしょう。AD9084は、その進化を支えるプラットフォームとして設計されています。

参考資料

¹ 1Philip Krantz、Morten Kjaergaard、Fei Yan、Terry P. Orlando、Simon Gustavsson、William D. Oliver「A Quantum Engineer's Guide To Superconducting Qubits（量子技術者のための超伝導量子ビット入門）」Applied Physics Reviews、Vol. 6、2019年6月

著者について