DN-1034: マルチプレクサ内蔵 ADC の駆動を容易にする低電力、高精度オペアンプ

はじめに

最新の 16 ビット/18 ビット、アナログ / デジタル・コンバータ(ADC)をバッファリングするために必要な高速オペアンプは、通常、ADC 自体と同じくらいの電力を消費します。また、多くの場合、オペアンプの最大オフセット仕様は約 1mV と、ADC をはるかに超えます。複数のマルチチャネル ADC が必要な場合、電力損失はあっという間に許容できないレベルまで跳ね上がります。

本稿に示すシンプルなバッファは、8 チャネル ADC のLTC®2372-18 を駆動し、関連する入力信号が DC~ 1kHz の範囲内であれば、データシート値に近いSNR、THD、オフセット性能を、非常に低い電力損失で実現します。

回路の説明

LTC2372-18 は、低ノイズの 500ksps、8 チャネル18ビット逐次比較レジスタ(SAR)ADC です。5V の単電源から動作した場合、LTC2372‑18 は、わずか27mW(標準)の電力消費で、±11LSB のオフセット(最大)で、–110dB THD(標準)、100dB(完全差動)/95dB(擬似差動)SNR(標準)を達成します。

LT®6016 は、入力オフセット電圧が 50μV 未満(最大)、1 アンプ当たりの消費電流がわずか 315μA(標準)のデュアル・レール・トゥ・レール入力オペアンプです。シングルおよびクワッドの製品もあります(LT6015/LT6017)。

図 1 の回路は、LTC2372-18 のアナログ入力を駆動する非反転バッファとして構成された LT6016 オペアンプを示しています。各オペアンプの標準消費電力はわずか 3.7mW です。8 つのチャネルすべてを合わせても、電力消費はわずか 30mW で、ADC とほぼ同じ程度の電力消費です。LT6016 を 5.25V の単電源で駆動し、ADC のデジタル利得圧縮モードを有効にすると、SNR が少し低下する代わりに、オペアンプ全体の電力消費を半分以下の 13mW に削減します。

図 1.8 チャネル SAR ADC、LTC2372-18 を駆動する LT6016 バッファ

バッファ出力の RC フィルタは、LT6016 のノイズ寄与を最小限に抑え、マルチプレクサと入力サンプリング・コンデンサによって発生するサンプリング・トランジェントの効果を軽減します。

回路の性能

図 1 の 回 路によって完 全 差 動で駆 動されるLTC2372‑18 の 32768 ポイントFFT を図 2 に示します。400ksps 時の THD は –114dB で、SNR は98.5dBFS です。これは、LTC2372-18 の標準的な仕様に匹敵します。

図 2.図 1 の回路を使った 32768 ポイントの FFT

LTC2372-18 の擬似差動モードと完全差動モードの両方について、デジタル利得圧縮をオン、オフにしたときの SNR とサンプリング・レートの関係を図 3 に示します。デジタル利得圧縮がオフのとき、LT6016 の電源電圧は +8V/–3.6V です。デジタル利得圧縮がオンのとき、LT6016 は 5V の単電源で動作します。全モードにおける 500ksps までの SNR はほぼ平坦で、デジタル利得圧縮がオフのとき 94dBFS(擬似差動)/98.5dBFS(完全差動)、デジタル利得圧縮がオンのとき、92.1dBFS(擬似差動)/96.6dBFS(完全差動)です。

図 3.図 1 の回路を使った、擬似差動(PD)モードおよび完全差動(FD)モードにおける SNRとサンプリング・レート

LTC2372-18 の擬似差動モードと完全差動モードの両方について、デジタル利得圧縮をオン、オフにしたときの THD とサンプリング・レートの関係を図 4に示します。ここで、THD は、擬似差動モードでは300ksps 以降 –110dB より大きくなり、完全差動モードでは 400ksps 以降 –115dB より大きくなります。デジタル利得圧縮は、THD の性能には少しの影響しかありません。完全差動モードでは、LTC2372-18の最大サンプリング・レートの 500ksps に至るまで、THD は –100dB より悪くなることはありません。

図 4.図 1 の回路を使った、利得圧縮(GC)あり/ なしの擬似差動(PD)、完全差動(FD)THDとサンプリング・レート

図 5 は、デジタル利得圧縮がオフ、擬似差動モードのときのバッファおよび ADC の合計オフセット誤差とサンプリング・レートの関係を示しています。オフセットは最初 3LSB 未満で、サンプリング・レートが 400kspsになるまで劣化しません。

図 5.図 1 の回路を使った、擬似差動モードにおけるオフセット誤差とサンプリング・レート

400ksps のサンプリング・レートに対する歪みと入力周波数を図 6 に示します。1kHzより高い周波数では、すべてのモードにおいて歪みが大きくなります。

図 6.図 1 の回路の歪みと入力周波数

まとめ

18 ビット、500ksps、8 チャネル SAR ADC のLTC2372-18 を駆動する、非反転バッファとして構成された LT6016 低電力高精度デュアル・オペアンプについて説明しました。ドライバの消費電力は、1 オペアンプ当たり(標準)わずか 3.7mW です。これは、デジタル利得圧縮モードの ADC を使用して 5V の単電源で動作することで、1.6mW に削減できます。

300ksps 未満のサンプリング・レートで、SNR の測定値は、利得圧縮オフで 94dB(擬似差動)/98.5dB(完全差動)、利得圧縮オンで 92.1dBFS(擬似差動)/96.6dBFS(完全差動)で、THD の測定値はデジタル利得圧縮がオンでもオフでも –110dB(擬似差動)/–115dB(完全差動)です。オフセットの測定値は、利得圧縮がオフのとき、3LSB 未満(擬似差動)です。300ksps より上 では、LTC2372-18 の 500kspsの最大サンプリング・レートに達するまで、性能は徐々に低下していきます。

著者

Generic_Author_image

Guy Hoover

Guy Hooverは、Linear Technology(現在はアナログ・デバイセズに統合)で30年以上にわたりIC設計技術者、アプリケーション・エンジニアなどの職務を果たしてきました。

Bob Dobkin氏、Bob Widlar氏、Carl Nelson氏、Tom Redfern氏の指導の下、オペアンプ、コンパレータ、スイッチング・レギュレータ、A/Dコンバータ(ADC)など、様々な製品を担当。この時期には、各製品の特性評価に使用するテスト・プログラムの開発にも携わりました。

その後は、PSpiceの習得と逐次比較型(SAR)ADCの設計に従事。設計を担当した製品には、分解能が10ビットのADCファミリ「LTC1197」や同12ビット/16ビットのADCファミリ「LTC1864」などがあります。

現在は、ミックスド・シグナル・グループで、SAR ADCのサポートを専門とするアプリケーション・エンジニアとして業務に従事。VerilogのコードやSAR ADC製品のデモ用ボードのテスト・プロシージャの設計/開発を通して、SAR ADCを使用する製品の最適化を望むお客様をサポートしています。また、アプリケーションに関する解説記事を執筆することで、各種のコンポーネントを実際に使用して学んだことをお客様に伝えるよう努めています。

デブライ工科大学(現デブライ大学)で電子工学の学士号を取得しています。