AN-2627: EV-AD74416H-ARDZ のEMC レポート

特長

EV-AD74416H-ARDZ のEMC 堅牢性テスト

概要

本アプリケーション・ノートでは、過渡耐性試験におけるAD74416H の堅牢性を例証します。試験は、電気機器および電子機器のシステム・レベルの耐性評価方法を規定したIEC61000-4-x シリーズの規格に従って行っています。この回路の性能が、静電放電（ESD）、電気的高速トランジェント（EFT）、およびサージに対して十分な耐性を有していることを確認するために、EV-AD74416H-ARDZ 評価用ボードの特性を評価しています。

伝導電磁環境適合性（EMC）試験の概要

耐性試験の結果は、通常、表1 に示す4 つのカテゴリに分類されます。最終アプリケーションの要件およびトランジェント・ノイズに対する耐性に応じて、特定の性能基準に対するシステムの合否が決まります。表2 に、伝導EMC 試験の結果の概要を示します。

EV-AD74416H-ARDZ のジャンパ構成

EMC 試験時のEV-AD74416H-ARDZ のジャンパ構成は、試験対象となる具体的な使用事例によって決まります。図2 および図3 は、基板のジャンパ構成オプションを反映したものです。

試験の説明

ESD

ESD 耐性試験は、数十ナノ秒間にわたり直接電子部品に放電が行われる状況をエミュレートしたものです。接触放電と気中放電の2 つの放電方法が用いられます。接触放電では、試験対象デバイス（DUT）の導体表面へ放電が行われます。接触ESD 試験では、DUT（ピン）に直接接続するための鋭い針先を備えたESD 試験ジェネレータを使用します。エアギャップESD 試験では、ジェネレータに丸みを帯びた針先を付け加えてDUT（ピン）に近づけ、スパークをトリガします。IEC 61000-4-2 の試験レベルを表3 に示します。

ESD 試験ボードのセットアップ

放電を加えるには、直接的に行う方法と間接的に行う方法の2 つがあります。直接加える方法では、導電性表面および結合板に直接接触させます。間接的に加える方法では、絶縁表面で気中放電させます。DUT には、放電タイプごとに、各定格で少なくとも20 回（正負それぞれの極性で各10 回）の放電を行います。放電は1 秒に1 回の割合で繰り返します。

接触放電は、設定されたモードに応じて接触放電注入ポイントに適用されます。一般に、注入ポイントは、IO/P_x、IO/N_x、ISN_x、ケーブル・シールド接続部、水平結合板（HCP）です。

気中放電は、HCP を除き接触放電時と同じポイントに適用されます。これらのポイントは、IO/P_x、IO/N_x、ISN_x、シールド接続部です。

HCP には、アース・グラウンドに接続されたグラウンド・リファレンス面（GRP）との間に470kΩ のブリーダ抵抗を2 個接続します。

ESD 試験時の全体的な回路セットアップを、図4 および図5 に示します。

ESD 試験結果

表5～表8 は、EMC 試験中に収集したデータおよび試験結果を記載したものです。各試験の間、約1000 個の測定サンプルを収集して平均処理を行い、ESD 試験がDUT の精度に与える影響を判定しました。

ESD 試験のまとめ

EV-AD74416H-ARDZ は、ESD 試験を最大ESD レベル4（±8kVの接触放電および±16kV の気中放電）で合格しました。このセットアップは更に高い電圧が可能です。しかし、規格に定められた最高レベルを超えても利点はありません。システムは一貫してクラスB 要件を満たして（セットアップ機能に基づき）動作し、反射ESD 試験中にアラートがトリガされることはありません。

測定結果およびESD 印加前（pre）と印加後（post）の性能比較によれば、最大絶対偏差は60ppmFS（電流モードの内部ADCにより測定）未満であり、最も一般的な偏差は5ppmFS 程度もしくはそれ未満です。絶対電流誤差は60ppmFS 未満であり、これは絶対偏差が1.5μA 未満であることに相当します。システム精度の代表的な期待値が約0.1%である場合、60ppmFS（0.006% FS）という値は、AD74416H のデータシート仕様内に十分収まっているとみなされます。

デジタル出力電圧の測定結果およびEFT 印加前（pre）と印加後（post）の性能比較によれば、最大絶対偏差は1%未満であり、AD74416H チップに期待される性能の範囲に収まっています。

これらの結果に基づき、EV-AD74416H-ARDZ システムでのAD74416H は、ESD の観点から堅牢であるとみなされ、ESD レベル4（±8kV の接触放電および±16kV の気中放電）をクラスB性能で満たします。

サージEMC 試験

サージ耐性試験は、落雷などの事象によるサージまたは重負荷の切り替えや短絡フォルト状態による工業用電源のサージに耐えることのできる、デバイスや装置の能力を示すものです。

工業環境について定めたIEC 61000-4-5 規格によれば、サージは、立上がり時間1.2μs、パルス幅50μs のオープン・サーキット電圧と、立上がり時間8μs、パルス幅20μs の短絡電流のコンビネーション波形です。DUT は各定格で5 回の正のサージと5 回の負のサージを受けます。各サージの間隔は1 分です。

サージ試験ボードのセットアップ

サージは、AD74416H の出力ケーブルでテストされます。このケーブルは、無シールドでDUT に対し非対称動作する相互接続ラインおよび対称動作する相互接続ラインの両方として扱われます。サージは、カップリング・デカップリング・ネットワーク（CDN）117 を用いて入出力（I/O）ラインおよび検出ラインに印加されます。CDN が、DUT の仕様規定された機能条件に影響を与えることはありません。ESD 試験時の全体的な回路セットアップを、図6 および図7 に示します。

サージ試験結果

表11～表14 は、EMC 試験中に収集したデータおよび試験結果を記載したものです。各試験の間、約1000 個の測定サンプルを収集して平均処理を行い、サージ試験がDUT の精度に与える影響を判定しました。

サージ試験のまとめ

EV-AD74416H-ARDZ は、サージ試験を最大サージ・レベル2（±1.2kV）で合格しました。

電圧出力の測定結果およびサージ印加前（pre）と印加後（post）の性能比較によれば、最大絶対偏差は10ppmFS 未満であり、最も一般的な偏差は4ppmFS 程度もしくはそれ未満です。

差動サージ電圧出力試験中、ADC の飽和エラーを示すフラグが発生しました。これは何の問題も引き起こしません。高電圧スパイクは（保護抵抗を介して）ADC 入力に直接混入されるためです。印加中、ADC が測定する電圧は、一時的にADC のレンジ（±12V）より高くなります。

デジタル出力電圧の測定結果およびサージ印加前と印加後の性能比較によれば、最大絶対偏差は0.5%未満であり、最も一般的な偏差は0.1%程度もしくはそれ未満です。

これらの結果に基づき、EV-AD74416H-ARDZ システムでのAD74416H は、サージの観点から堅牢であるとみなされ、レベル2（±1.2kV）をクラスB 性能で満たします。

EFT EMC 試験

IEC 61000-4-4 に従い、DUT の試験は、アナログ入力ケーブルに2000V の放電を加えることによって行います。正負両極性の放電を印加します。各試験の継続時間は1 分です。トランジェント波形およびバースト波形は、IEC 61000-4-4 に従い、立上がり時間が5ns、パルス幅が50ns です。試験では、5kHz および100kHz の繰り返し周波数が用いられています。厚さ0.25 ㎜以上の銅シートで覆い保護接地システムに接続した、高さ0.8m の木製テーブルを使用します。DUTは0.1mの厚さの絶縁支持体の上に置きます。DUTと試験室の壁との間には最低0.5mの距離を設けます。

EFT 試験ボードのセットアップ

EFT 試験では、ケーブル・クランプを使用して信号をDUT ケーブルに注入します。AD74416H の代表的な動作モードは、EFT試験中にDUT 内の各ブロックの堅牢性を確保できるように選択されています。

ESD 試験時の全体的な回路セットアップを、図8 および図9 に示します。

EFT テストの結果

表17～表21 は、EMC 試験中に収集したデータおよび試験結果を記載したものです。各試験の間、約1000 個の測定サンプルを収集して平均処理を行い、EFT 試験がDUT の精度に与える影響を判定しました。デジタル入力試験およびデジタル出力試験の間、デジタル・カウンタがイネーブルされており、試験前後のカウンタの読取り値が評価されます。

EFT 試験のまとめ

EV-AD74416H-ARDZは、EFT試験を最大EFT レベル4（±2kV）で合格しました。

測定結果およびEFT 印加前（pre）と印加後（post）の性能比較によれば、最大絶対偏差は10ppmFS 未満であり、最も一般的な偏差は4ppmFS 程度もしくはそれ未満です。

デジタル出力電圧の測定結果およびEFT 印加前と印加後の性能比較によれば、最大絶対偏差は0.1%未満です。

デジタル入力試験およびデジタル出力試験の間、入力カウンタがイネーブルされているため、EFT 試験中はDUT が確実にモニタされています。

入力電圧コンパレータは8Vに設定されており、スクリュー端子の変化を確実に検出できるよう、バウンス防止時間はバイパスされています。試験前後でカウンタのカウント数に差はありません。これは、EFT 試験中でも動作に中断がなく、これらのモードのクラスA 性能が実現されていることを示しています。

これらの結果に基づき、EV-AD74416H-ARDZ システムでのAD74416H は、EFT の観点から堅牢であるとみなされ、レベル4（±2kV）をデジタル出力モードおよびデジタル入力モードについてはクラスA 性能、その他のモードについてはクラスB 性能で満たします。