概要
本稿の主題として取り上げるのは、100Vの電源電圧に対応可能なハーフ・ブリッジGaNドライバです。このドライバを採用すれば、パワー・スイッチとしてGaN（窒化ガリウム） FETを使用するハーフ・ブリッジ型のDC/DCコンバータを構成できます。本稿では、そのようなDC/DCコンバータ用のプリント回路基板のレイアウト設計について解説します。目標とするのは、電圧のリンギングを抑制しつつ熱性能を高めることです。このハーフ・ブリッジGaNドライバが備える堅牢性の高い過電圧保護機能を利用することで、GaN FETの長所を活かし、その性能を最適な形で引き出すことが可能になります。
はじめに
GaN技術は半導体業界に大きな変革をもたらしました。GaNFETは、従来のシリコンMOSFETにはないいくつかの長所を備えているからです。具体的には、寄生容量が小さい、ボディ・ダイオードが存在しない、熱効率に優れている、フットプリントが小さいといった特徴があります1。GaNデバイスの信頼性はより高まっており、広い動作電圧範囲が得られるようになりました。現在では、民生用の電子機器から車載用の電源システムまで、高い効率／電力密度が求められる用途で広く使用されています。
但し、GaN FETを使用する場合、通常は専用のドライバが必要になります。つまり、従来のシリコンMOSFET用のドライバICによって駆動するのは避けるべきです。というのも、GaN FETはシリコンMOSFETとは異なる電気的特性を示すからです。例えば、ゲート電圧の上限値が低い、デッド・タイム中の逆導通損失が大きいといった具合です。性能を引き出せない、損傷の可能性があるといった理由から、保護用の回路を追加することなく従来のシリコンMOSFET用のドライバICによってGaN FETを駆動するのは推奨できません。GaN FETの市場は、現在大きく成長しつつあります。それにもかかわらず、GaN FET専用のドライバ製品の数はまだ限られています。
アナログ・デバイセズは、100Vの電源電圧に対応可能な初のハーフ・ブリッジGaNドライバ「LT8418」を開発しました。この先進的なICは、電流のソース／シンクについて非常に優れた能力を備えています。また、インテリジェントなブートストラップ・スイッチを内蔵していることも特徴の1つです。それにより、VCCからのドロップアウトを最小限に抑えつつ、安定したブートストラップ電圧を維持することができます。また、同ICはスプリット・ゲート・ドライバを搭載しています。それにより、ターンオン時／ターンオフ時のスルー・レートを細かく制御することができます。その結果、リンギングを抑制したり電磁干渉（EMI）性能を最適化したりすることが可能になります。これらの機能を備えていることから、LT8418は要件の厳しいアプリケーションにも適しています。アプリケーションの具体的な例としては、クラスDアンプ、データ・センター用の高効率の電源、スイッチング周波数の高いDC/DCコンバータ、モータ・ドライブなどが挙げられます。
但し、GaNベースのDC/DCコンバータを高いスイッチング速度で動作させる際には注意が必要です。その場合、基板の寄生素子に起因するリンギングの問題が生じる可能性があるからです。電圧のオーバーシュート／アンダーシュートが絶対最大定格を超えると、GaN FETに損傷が及ぶ可能性があります。そのため、GaN FETを使用するアプリケーションは、効率と性能を高めつつ安全性を確保できるように設計しなければなりません。
寄生インダクタンスの低減
DC/DCコンバータがスイッチング動作を行っている際には急激な電流の変化が生じます。すると、プリント回路基板に存在する寄生インダクタンスと浮遊容量によって共振が生じます。その結果、DC/DCコンバータの様々なノードでリンギングが発生することになります。スイッチング速度が速い場合、di/dtによる高速なトランジェントに依存してより顕著なリンギングが生じます。ここで図1をご覧ください。これは、ハーフ・ブリッジ構成において寄生インダクタンスが生じる場所について説明したものです。ご覧のように、主な寄生インダクタンスはパワー・ループとゲート・ループに存在することになります。
パワー・ループのインダクタンスとしては、GaN FETのドレイン・インダクタンスLD、共通ソース・インダクタンスLCS、入力コンデンサと基板パターンの寄生インダクタンスが存在します。一方、ゲート・ループのインダクタンスとしては、ゲート・インダクタンスLGATEと共通ソース・インダクタンスLCSが挙げられます。
図2、図3は、寄生インダクタンスの影響を示したものです。これらを見ると、スイッチ・ノードの電圧とゲート信号のリンギングが増大していることがわかります。スイッチ・ノードにリンギングが生じると、スイッチング損失が増大し、EMI性能が低下します。一方、ゲート信号にリンギングが生じると、その電圧がゲート電圧のスレッショルドや絶対定格を超える可能性があります。そうすると、誤ったターンオン／ターンオフや、ゲートの永久的な損傷が引き起こされるかもしれません。GaNベースのDC/DCコンバータを高い堅牢性で動作させるためには、寄生インダクタンスを最小限に抑えることが不可欠だということです。
ホット・ループのインダクタンスを最小化するためのレイアウト手法
di/dtによる高速遷移の際に生じる誘導作用と、それに関連する電圧スパイクを軽減するにはどうすればよいのでしょうか。そのためには、降圧／昇圧コンバータにおいてホット・ループのインダクタンスを最小限に抑えることが不可欠です。そうすれば、効率とEMI性能を高められます。ホット・ループのレイアウトは非常に重要です。このレイアウトは、GaN FETとホット・ループのコンデンサの位置によって決まります。それらによってホット・ループの物理的な寸法が決まり、その結果としてインダクタンスの値が決まるということです。ホット・ループのインダクタンスを最小限に抑えるには、図4に示す内部垂直レイアウト（internal vertical layout）を採用することが推奨されます2。
このレイアウトでは、ハイサイド（トップ）のGaN FETとローサイド（ボトム）のGaN FETを基板の同一の層に並べて配置します。この並列な配置により、相互接続用のパターンの長さを最小限に抑えられます。ホット・ループの複数のコンデンサとしては、等価直列抵抗（ESR）の小さいセラミック・コンデンサを使用します。それらも、同じ層上でGaN FETのソースとドレインの端子に隣接するように配置します。このレイアウトでは、内部の1つ目の層をパワー・ループのリターン・パスとして使用します。そうすれば最上層のフォワード・パスとの距離が短くなり、ホット・ループの物理的な寸法を最小限に抑えられます。また、ホット・ループの浮遊インダクタンスが基板のトータルの厚さに依存しなくなります。加えて、フォワード・パスとリターン・パスの電流によって誘起される磁界が互いに打ち消し合い、寄生インダクタンスの影響が更に低減されます2。
熱性能を決めるのは、ホット・ループのコンデンサの位置
GaNデバイスはサイズが小さく、接触面積が限られます。そのため、スイッチング周波数が高い場合や負荷が大きい場合には極端な熱ストレスにさらされる可能性があります。高い信頼性で性能を引き出すためには、基板レイアウトを実施する際に効果的な温度管理の手法を導入することが不可欠です。
ほとんどの場合、降圧コンバータのトップのGaN FETは、ハード・スイッチングによる損失が原因となって最も高い温度にさらされます。放熱性を高めるためには、周波数の高いホット・ループのコンデンサをボトムのFETの近くに配置することが推奨されます。そうすれば、周波数の高いループの電気的パスが最適化されます。それだけでなく、トップのFETの周囲にスペースが確保され、放熱性が向上します。ここで、図5（a）をご覧ください。これは、上記のレイアウト戦略における最上層に相当します。このレイアウトにおいて、Q1とQ2の下に当たる内部の1つ目の層ではVINが電源プレーンになります。
一方、昇圧コンバータの場合、通常はボトムのFETがハード・スイッチングによる大きな熱ストレスにさらされます。そのため、図5（b）に示すように、周波数の高いホット・ループのコンデンサをトップのFETの近くに配置する必要があります。それにより、ボトムのFETの周囲にスペースが確保され、放熱性が向上します。リターン用のグラウンド・プレーンは第2層に設けます。
ビアは小さくても有用
続いて、図6をご覧ください。このレイアウトでは、GaN FETの半田パッドに複数の層間を接続するためのビアを設けています。それにより、ホット・ループの寄生インダクタンスを更に低減しています。この例のGaN FETでは、ドレイン端子とソース端子が交互に配置されています。そのため、各ビアを通じて互いに逆方向に電流が流れます。結果として、逆方向の複数の磁界ループが隣接して形成されることになります。それらの磁界ループは互いに磁界を打ち消し合います。つまり、ホット・ループの寄生インダクタンスの影響を大幅に低減できるということです2。
また、上記のビアは、熱性能を効果的に向上させるためにも使用されます。ビアにより、GaN FETから他の層の銅プレーンへと熱エネルギーが伝導するからです。そのため、大電力を伴う動作時においてもデバイスのサーマル・インテグリティを維持することができます。加えて、ビアは複数の層に電流を分散し、抵抗を最小限に抑える役割も果たします。更に、半田付けを実施する際のガスの放出や半田の漏出も防ぎます。熱伝導性と電気伝導性を向上させるために、この種のビアをできるだけ多く設けることが推奨されます。
続いて、図7の熱画像をご覧ください。ここで例にとっているのは、LT8418によってGaN FETを駆動する降圧コンバータです。レイアウトの異なる2つの基板の温度を同一の動作条件の下で比較しています。図7（a）は、レイアウトが不適切な場合の例です。一方、図7（b）の基板には本稿で推奨したレイアウト手法を適用しています。図7（b）のGaN FETの温度は、図7（a）のGaN FETの温度よりも大幅に低くなっています（最大28℃の差）。
ゲート抵抗は強い味方
GaN FETは、シリコンMOSFETと比べて本質的にゲート電圧の絶対最大定格が低くなります。一般的に言えば、その値は6V程度にとどまります3。シリコンMOSFET用の従来のドライバICは、より高いゲート電圧を前提として設計されています。そのため、それらのICをGaN FETの駆動に使用することは推奨できません。また、GaN FETをベースとするDC/DCコンバータを設計する際には、ゲートに電圧スパイクやリンギングが印加されて損傷が生じることがないよう注意する必要があります。
GaN FETを過度に高い速度でスイッチングさせるのは避けるべきです。なぜなら、高速にスイッチングさせると、スイッチ・ノードの電圧に大きなオーバーシュートや振動（リンギング）が発生する可能性があるからです。先述したように、それらは主に回路内の寄生インダクタンスと寄生容量によって引き起こされます。また、スイッチ・ノードとゲートの間のカップリングによって意図しない振動が誘起され、GaN FETが誤ってターンオンしてしまう可能性があります。その結果、シュートスルーの状態が生じてしまうかもしれません。シュートスルーというのは、ハイサイドのGaN FETとローサイドのGaN FETの両方が同時に導通し、過剰な電流が流れる現象のことです。シュートスルーは、システムの効率を低下させるだけでなく、GaN FETに深刻なリスクをもたらします。つまり、GaN FETに過大な熱ストレスが加わったり、永久的な損傷が生じたりする可能性があるということです。回路の信頼性と耐用年数を確保するためには、ゲート信号のスルー・レートを調整してこの問題を軽減することが非常に重要です。
LT8418は、3.85V～5.5Vのゲート電圧でGaN FETを駆動するように設計されています。そのため、GaN FETのゲートの安全性を確保するための十分なマージンが得られます。ゲートへのパターンを短くし、ゲートに関連するインダクタンスを最小限に抑えるためには、LT8418のできるだけ近くにGaN FETを配置する必要があります。また、LT8418は、スプリット・ゲート・ドライバを搭載しています。同ドライバとゲート抵抗を組み合わせることにより、ターンオン／ターンオフのスルー・レートを個別に調整することが可能です。つまり、システムの要件に応じてスイッチング動作に微調整を施せるということです。
ゲート抵抗は、周波数の高いリンギングのエネルギーを消散させてゲート信号の振動を減衰させるために使用します。同抵抗の値は、スイッチング速度、EMI性能、ゲート損失のバランスがとれるよう慎重に選択しなければなりません。では、ゲート抵抗の最適な値を見いだすにはどうすればよいのでしょうか。そのためには、最大負荷や最大スイッチング電圧といった最も厳しい条件の下、ゲート信号の評価を実施する必要があります。ゲート抵抗を3.3Ωといった高い値に設定した状態でテストを開始すれば、初期のリンギングを減衰させ、安全なベースラインを確保することができます。そして、ゲート信号上に過剰なリンギング、オーバーシュート、アンダーシュートが発生しないかどうかを監視しながら抵抗値を徐々に下げていきます。最終的には、安全性を確保するための十分なマージンが得られるよう、ゲート電圧の波形が同電圧の最大定格を下回ると共に、スレッショルド電圧を上回るようにします。この方法を使用すれば、適切な減衰量を確保しつつ、基準を満たす信号品質と効率を実現可能な抵抗値を求められます。
上記のような評価を実施した結果、トップ側のゲート抵抗が2Ωの場合に最適な状態が得られることがわかりました。図8（a）は、その条件における降圧コンバータの標準的な信号波形を示したものです。ご覧のように大きなオーバーシュートやリンギングは生じておらず、きれいな波形が得られています。つまり、効果的な減衰と最適化されたスイッチング特性が得られているということです。一方、図8（b）はトップ側のゲート抵抗の値を1Ωにした場合の結果です。ご覧のように、トップ側のゲート信号には、絶対最大定格（6V）を上回るオーバーシュートが生じています。つまり、ゲート抵抗の値は1Ωでは不十分だということです。このままだと、GaN FETの損傷やEMI性能の低下といった問題が生じる可能性があります。
テスト・ポイントの不適切な配置が、正しい判断の妨げに
テスト・ポイントの配置（設計）が不適切な場合、それに起因して寄生インダクタンスが生じる可能性があります。その結果、観測した信号が歪んで誤った測定値が得られたり、回路の性能に関して誤った結論が導き出されてしまったりするかもしれません。特にスイッチング速度が速い場合には、ゲート信号を正確に測定するためにテスト・ポイントを適切に配置することが不可欠です。
テスト・ポイントに関連する重要な手法としては、短いケルビン接続の利用が挙げられます。それにより、観測の対象となる信号をノイズの多い他の信号から分離することができます。寄生素子が共有されることによる影響を最小限に抑え、GaN FETの端子において真のゲート信号をプローブによって直接測定できるようになります。
ボトム側のゲートとスイッチ・ノードの信号を測定する際には、プローブの物理的な接続の影響を最小限に抑える必要があります。そのため、スプリング・グラウンド・リードを備えた低容量のパッシブ・プローブをGaN FETのグラウンドの近くで使用することが推奨されます。トップ側のゲートのVGS信号を観測するのは更に難易度の高い作業になります。この信号は、スイッチ・ノードを基準とするからです。この測定には高速信号に対応可能な差動プローブが適しています。通常、光アイソレーション型差動プローブを使用して最良の結果を得るためには、図9に示すような専用のMMCXコネクタが必要になります。
図10をご覧ください。これは、テスト・ポイントの設計が不適切な場合と上述した方法を適用した場合の信号波形を比較したものです。
まとめ
本稿では、ハーフ・ブリッジGaNコンバータを構成する場合に採用すべきレイアウト手法について解説しました。ハーフ・ブリッジGaNドライバの具体的な例としては、LT8418を取り上げました。本稿で説明したとおり、GaN FETを使用するDC/DCコンバータの性能を引き出すには、最適な基板レイアウト、コンデンサの適切な配置、ゲート抵抗の微調整が必要になります。それにより、堅牢性の高い動作が得られます。また、その性能を検証するためには、適切な測定技術が必要です。これらの手法とLT8418の高度な機能を組み合わせることで、GaN FETの長所を活かすことが可能になります。高い効率、小型化、優れた熱性能が求められる高周波アプリケーションにとって、LT8418は理想的なドライバ製品です。
参考資料
1 「Why GaN: Benefits of Gallium Nitride（なぜGaNなのか - 窒化ガリウムの長所）」Efficient Power Conversion Corporation
2 David Reusch「Optimizing PCB Layout（プリント回路基板のレイアウトを最適化する）」Efficient Power Conversion Corporation、 2019年
3 Alex Lidow、Michael de Rooij「eGaN FET Electrical Characteristics（eGaN FETの電気的特性）」Efficient Power Conversion Corporation、2012年