マルチチャンネルのビームフォーマに最適なプリント基板を設計する方法【Part 2】伝送ライン間のアイソレーション

概要

本稿では2回にわたり、マルチチャンネルのビームフォーマを対象としたプリント回路基板（以下、基板）の設計方法について解説しています。前回（Part 1）は、特性インピーダンスが50Ωの伝送ラインを使用する基板の最適な設計方法について説明しました。具体的には、その特性インピーダンスを高い精度で実現する方法を紹介しました。また、コネクタによる接続部（トランジション）におけるインピーダンスの不連続性を最小限に抑え、リターン・ロスを低減する方法についても詳しく解説しました。今回の記事（Part 2）では、伝送ライン間のアイソレーション（絶縁）に注目します。具体的には、アイソレーション性能がビームフォーマIC（以下、BFIC）の性能に及ぼす影響について説明します。その上で、アイソレーションに関する特定の要件に応じた伝送ラインのトポロジの選択方法を明らかにします。

はじめに

BFICの性能を最大限に引き出すためには、チャンネル間の良好なアイソレーションを実現することが不可欠です。フェーズド・アレイのアプリケーションでは、チャンネルごとのゲインを大きく異なる値に設定しなければならない可能性があります（30dBも差がある値に設定するケースも珍しくありません）。その目的は、サイドローブの低減／遮断に必要な素子のテーパリングを実現することです。通常、最新のBFICのチップ上には複数の並列パスが存在します。Part 1で示したように、それらのパスはパッケージの同じエッジまたは同じコーナーに存在するピンに配線されます。また、多くの場合、すべての入力は同じエッジに配置され、すべての出力はその反対側のエッジに配置されます。基板上の近接したピンに接続される複数のRF伝送ラインについては、それぞれの間で十分なアイソレーションを確保することが重要です。

今回は、まず伝送ライン間のアイソレーション性能（絶縁性）がBFICの性能に及ぼす影響について説明します。続いて、アイソレーションに関するアプリケーションの要件とBFICのジオメトリに基づいて、最適な伝送ラインのトポロジを選択するための一般的なガイドラインを示します。更に、BFICの近くで、近接した伝送ラインを最適にファンアウトする（扇状に広がるように配線する）方法を紹介します。なお、本稿では主にmilの単位によって寸法を表します。1000milは1インチ（2.54cm）なので、mil単位の数値に0.0254をかければmilからmmへの変換を実施できます。

伝送ライン間のアイソレーション

基板上の隣接する2本の伝送ラインには、ある程度の電気的な結合または電磁場を介した結合が生じます。つまり、無限大のアイソレーションは実現できません。Part 1では、伝送ラインのトポロジをいくつか紹介しました。それらには、アイソレーション性能の面で大きな違いがあります。一般に、最上層の配線には電磁場を介した結合が生じることから、埋込型（Buried）の配線よりもアイソレーション性能が低くなります。ただ、アイソレーション性能に影響を及ぼす要因はトポロジだけではありません。例えば、使用する周波数、ライン間の距離、平行に配線されているラインの長さも大きな要因になります。また、ストリップラインのような埋込型のトポロジを使用する場合、最上層へのトランジションについて慎重に設計を行い、良好なアイソレーションを実現する必要があります。

図1は、2種類のトポロジのアイソレーション性能を比較したものです。この結果は、「Keysight RFPro」を使用した電磁界シミュレーションによって取得しました。トポロジとしては、GCPW（Grounded Coplanar Waveguide）とBGCPW（Buried GCPW）の2つを取り上げています。各伝送ラインのペアについては、中心間の距離を60mil、平行な配線の長さを200milに設定しました。各伝送ラインの両側には、直径が6milで中心間の距離が25milのグラウンド・ビア・フェンスを設けています。このシミュレーション結果を見ると、GCPWのアイソレーション性能はBGCPWのアイソレーション性能よりも劣っています。つまり、アイソレーションが非常に重要である場合、埋込型のトポロジを選択すべきであることは明らかです。

図1. GCPWとBGCPWのアイソレーション性能。Keysight RFProによるシミュレーション結果です。

GCPW vs. BGCPW - 15dBのアイソレーション性能の差がもたらす違い

アプリケーションによっては、各配線パターンで伝送される信号のレベルが大きく異なることがあるでしょう。その場合、基板上の伝送ライン間のアイソレーション性能が低いことが特に大きな問題になる可能性があります。例として、隣接する2つの可変振幅位相（VAP：Variable Amplitude and Phase）ブロックを備えるフェーズド・アレイ・システムを考えます。2つのVAPは、それぞれ最小減衰量と最大減衰量で動作していると仮定しましょう。その場合、寄生成分に起因する信号の結合により、減衰量が大きい方のパスで使われているVAPでは、ゲイン制御機能の直線性が低下します。この現象は、GCPWベースの伝送ラインを使用する基板上に実装された「ADAR3001」で確認されました。ADAR3001は、4入力／4出力のBFICです（Part 1の図1に示したものと似た製品です）。この問題に対処するためには、ライン間のアイソレーション性能を高める必要があります。そのため、BGCPWを使用する形でその基板を再設計することになりました。

RMSゲイン誤差は、ゲイン制御の非線形性を大まかに表すFOM（Figure of Merit）です。ここでは、上記の2種類の基板を対象としてRMSゲイン誤差を測定しました。図2（a）に示したのは、GCPWを採用した元の基板のRMSゲイン誤差です。一方、図2（b）はBGCPWを使用して再設計した基板のRMSゲイン誤差を示しています。図2（a）を見ると、VAPのデジタル・ステップ・アッテネータ（DSA：Digital Stepped Attenuator）をフル・レンジで動作させた場合、RMSゲイン誤差が大幅に悪化することがわかります。これは想定されたとおりの結果です。このアプリケーションは、各DSAによる減衰量の差が最大になるときにアイソレーション性能の低下の影響を受けやすくなるからです。

図2. BFICのRMSゲイン誤差。（a）はGCPW を使用した基板、（b）はBGCPWを使用した基板における測定結果です。

BGCPWを採用した基板では、伝送ライン間のアイソレーション性能が向上します。その結果として、図2（b）に示したようにRMSゲイン誤差も大幅に改善されます。これはBFICの実際の性能を反映したものですが、シミュレーションでも同様の結果が得られます。結論として、30GHzにおける15dBのアイソレーション性能の改善により、BFICの実際の性能に劇的な好影響が及び得ることがわかります。

2本の平行なストリップラインのアイソレーション

一般に、本稿で取り上げたトポロジの中で最も優れたアイソレーション性能を発揮するのはストリップラインだと考えられています。この仮定について検証するために、ストリップラインを採用した実験用のボードを作製しました。その目的は、ストリップラインを使用した場合、周波数に対してどれだけのアイソレーション性能が得られるのかを評価することです。そのボードでは、レイヤ2に幅が8milのストリップラインを使用した配線を用意しました。また、レイヤ1とレイヤ2の間の誘電材料としては厚さが8milの「RO4003C」（Rogers製）、レイヤ2とレイヤ3の間の誘電材料としては厚さが8milの「RO4450T」（同）を使用しました。伝送ラインのペアについては、中心間の距離を76mil、平行な配線の長さを300milとしました。これらの値は、多くのBFICにおけるRFピン間の平均ピッチと、同軸コネクタやその他のデバイスに対して伝送ラインがたどる配線を模すために選択しました。各伝送ラインには、直径が10milのビアを18milの中心間ピッチで配置したビア・フェンスを設けました。図3（a）に示したのがレイヤ2のストリップラインのレイアウトです（誘電材料の両側でストリップラインを挟むレイヤ1とレイヤ3のグラウンド・プレーンは示していません）。また図3（b）には、この基板で測定したアイソレーション性能を示しました。これを見れば、タイトなビア・フェンスを備える途切れのないストリップラインを使用することで、最適な性能が得られることがわかります。アイソレーションに関する要件が非常に厳しい場合には、このレイアウト手法を採用すべきです。

図3. 実験用に作製したボードのレイアウトと特性（その1）。ストリップラインを使用した設計のレイヤ2を示しています（a）。（b）はこのボードのアイソレーション性能を測定した結果です。

図3（b）のアイソレーション性能のプロットを見ると、ノイズ状の特性を示していることに気付きます。これは、伝送ラインのペアのアイソレーション性能がベクトル・ネットワーク・アナライザ（VNA）の測定限界に近いからです。実際、アイソレーション性能は全周波数範囲にわたり平均的に-80dB以上に達しています。約26GHzのポイントでアイソレーション性能が悪化しているように見えますが、これはVNAの性能によるものです。

バック・ツー・バックのビアが平行ストリップラインに及ぼす影響

上述した実験用の基板上に、もう1つストリップラインのペアを用意しました。それらのラインのジオメトリ、ビアの配置、ラインの間隔、平行な配線の長さは上の例と同一です。ここでの目的は、最上層へのトランジションによってアイソレーション性能にどのような影響が及ぶのかを確認することです。そのために、各ラインにはトランジション用のビア（レイヤ1からレイヤ2へのバック・ツー・バックのビア）のペアを追加しました。図4（a）の拡大画像に示すように、最上層の配線を短くするべくビアの中心間の距離は14milに設定しました。

図4. 実験用に作製したボードのレイアウトと特性（その2）。ストリップラインのペアに、トランジション用のバック・ツー・バックのビアを設けています（a）。（a）の右には拡大図を示しました。（b）はこのボードのアイソレーション性能を測定した結果です。

このように、ストリップラインにトランジション用のビア（レイヤ1からレイヤ2へのバック・ツー・バックのビア）を設けた状態でアイソレーション性能を測定しました。その結果が図4（b）です。ご覧のように、トランジション用のビアがない伝送ラインと比較してアイソレーション性能が悪化していることがわかります。つまり、デバイスとのインターフェース用に最上層へのトランジションを設ける場合には、そのためのビアを慎重に設計することが非常に重要だということです。

複数のRF入出力のルーティングに関するガイドライン

BFICなどのICは、数多くのRF入出力ピンを備えています。そのため、良好なRF性能が得られるように配線するのが容易ではありません。実際、伝送ラインのトポロジを慎重に選択し、慎重に設計を行う必要があります。RF性能、特にアイソレーション性能を確保するためには、BFICに至るまでの全体にわたり適切なグラウンド・ビア・フェンスを設けることが重要です。

どのトポロジを採用すべきなのか？

伝送ラインのトポロジとしてどれを使用するのかは、主にアイソレーションに関する要件とBFICのジオメトリに基づいて決定する必要があります。例えば、-40dB程度のアイソレーションが得られればよい場合、GCPWを使用するということで問題ありません。一方、-65dB程度のアイソレーション性能が求められる場合には、ストリップラインを選択する必要があります。それだけでなく、BFICのジオメトリも考慮しなければなりません。つまり、各ピンのサイズ、ピン間のピッチ、RFピン間の距離について配慮する必要があるということです。例えば、BFICのパッケージがBGAで、はんだボールの径が5.5mil/0.22mm、ピン間のピッチが10mil/0.4mm、最も近いRFピン間の距離が30mil/1.2mmであるとしましょう。また、誘電率は3.0をやや上回るレベルであると仮定します。そして、アイソレーションについては-65dB以上の性能が求められるとしましょう。その場合、このBFICのジオメトリに対しては、ラインの幅が約6mil、（ラインの上下の）誘電体の厚さが6mil、グラウンドまでの水平ギャップが10milの対称型ストリップラインを使用できます。ストリップラインに関する経験則として、グラウンドまでの水平ギャップの距離はラインの幅の約2倍にする必要があります。ギャップの距離が短いほど、ラインのインピーダンスに大きな影響が及ぶようになります。また、RFピン間の距離が短いほどラインの幅は狭くしなければなりません。逆に言えば、RFピン間の距離が長ければラインの幅は広くても構わないということになります。Part 1で説明したように、製造時に50Ωの特性インピーダンスを高い精度で達成するという目標に対しては、ラインの幅が広い方が有利になります。

BFICの近くのルーティング

ストリップラインを使用する場合、最上層のデバイスのピンへのトランジションについて十分に注意を払う必要があります。適切なグラウンド・ビアを使用していない場合、そのトランジションによってアイソレーション性能が著しく低下する可能性があるからです。最高のアイソレーション性能を実現するには、BFICのトランジションに用いるストリップラインの端を取り囲むように、ビアのグラウンド・ウォールを拡張する必要があります（図5）。最高のアイソレーション性能を達成する上では、このグラウンド・ウォールの拡張が重要な意味を持ちます。BFICを対象とする場合には、グラウンド・ピン、バンプ、信号用のピンを囲むグラウンド・パドルを設けます。それらの位置は、拡張されたグラウンド・ウォール・ビアとほぼ一致するように設計する必要があります。

図5. BFICの伝送ラインを取り囲むように配置されたビア。ライン間には1列のビアを配置します。

RFの入出力ピン同士が近い距離で配置されている場合、BFICに至るまで各伝送ラインに対して同じビア・フェンスを設けるための面積を十分に確保できない可能性があります。使用可能な面積に応じたビア・フェンスのオプションとしては、一般的には以下のようなものがあります。

誘電体の厚さのアスペクト比についてメーカーが定めたルールに反しない場合は、より小さなビアを使用してください。
BFICとのインターフェースにおいて、いずれかの伝送ラインにビアがなくてもアイソレーション性能が低下しないケースがあります。その場合、適度な面積がある場所で鋸歯状に交互にビアを配置するとよいでしょう。
図5に示すように、より大きなサイズのビアをラインの間に1列に並べてください。その際、ホールのエッジ間の距離は小さいビアの場合と同じ値に保ちます。それにより、アイソレーション性能を確保できます。
ライン間の面積が非常に限られている場合には、ラインの間に同じサイズのビア（小さいビア）を1列に並べてください。

基板上では、BFICのRF入出力をファンアウトすることになります。それをどのように行えばよいのかは、入出力ピンの相互関係によって大きく左右されます。とはいえ、一般的に言えば、平行な配線を短くしてアイソレーション性能をできるだけ高く保つために、できるだけ早くファンアウトを実施すべきです。図5に示したように、RF入出力ピン（図5には示されていないものも含めて）の相対位置によっては、すぐにファンアウトを実施できるかもしれません。図6に示したのは別の例です。このレイアウトでは、2チャンネルのBFICの8つの出力をファンアウトしています。各チャンネルには、出力段として1:4のスイッチが用意されています。それらは、平行な配線の長さが異なる4つの伝送ラインを駆動します。この場合、ファンアウトは、BFICのノース側／サウス側にある非RFの入出力に関連する回路／配線からの制約も受けます。この例では、8つの伝送ラインをルーティングする場所と方法が制限されていました。

図6. 8つのRF出力をファンアウトする例。2チャンネルのデバイスを例にとっています。

まとめ

BFICをはじめ、高周波に対応するマルチチャンネルのRF ICが登場したことにより、基板の設計は更に難しくなりました。その種の設計では、Part 1で説明したように、高い精度で50Ωの特性インピーダンスを実現する必要があります。また、トランジションにおける不連続性を抑えてリターン・ロスを低減しなければなりません。更には、今回説明したように、RF ICの性能を引き出すためにチャンネル間のアイソレーション性能を十分に確保する必要があります。このような背景から、RF伝送ラインの設計については、表面レベルのGCPWから埋込型のストリップラインへの移行が進んでいます。ただ、埋込型のストリップラインを使用する場合にも、ICのピンを近くで完全に取り囲むビア・フェンスを用い、隣接する配線パターンの間のアイソレーションを確保しなければなりません。また、近接した配線パターンについてはICからなるべく近い位置でファンアウトするようにすべきです。そのようにして配線パターンを分離することは、高いアイソレーション性能を確保することにつながります。