×

Figure 1

   

要約

本稿では2回にわたり、マルチチャンネルのビームフォーマを対象としたプリント回路基板（以下、基板）の設計方法について解説します。今回（Part 1）は、50Ωの伝送ラインを備える基板を最適に設計する方法について考えます。50Ωの特性インピーダンスを非常に高い精度で実現するにはどうすればよいのでしょうか。重要なのは、コネクタによる接続部（トランジション）におけるインピーダンスの不連続性を最小限に抑え、リターン・ロスを低減することです。今回は、その方法について詳しく解説します。なお、Part 2では、伝送ライン間の絶縁、絶縁がビームフォーマICの性能に与える影響、絶縁に関する要件に対して最適な伝送ラインのトポロジを選択する方法について説明します。

はじめに

通常、最新のビームフォーマIC（以下、BFIC）のチップ上には複数の並列パスが存在します。そして、それらのゲインと位相を個別に制御できるようになっています。一般的なBFICでは、そうした2本以上のRFパスが、パッケージの同じエッジまたは同じコーナーに存在するピンに配線されます。図1に示したのは4入力、4出力のBFICの例です。ご覧のように、4本すべての入力がパッケージの同じエッジに存在し、4本すべての出力が反対側のエッジに配置されています。実際、Ku/Kaバンドに対応するアナログ・デバイセズのBFICファミリ「ADAR3000/ADAR3001/ADAR3006/ADAR3007」でもこのような方法を採用しています。

言うまでもなく、BFICは上記のピンだけでなく、デジタル・ピンや電源ピンといった様々なピンを備えています。そして、BFICのピンは比較的狭い間隔で配置されます。RF入力／RF出力の数が多いことに加え、それに伴うグラウンド‐信号‐グラウンドの構成が必要になるからです。そのような狭い間隔で配置されたピンから、異なるデバイス、コネクタ、他の基板に対して複数のRF伝送ラインを配線するのは容易ではありません。RF伝送ラインには、非常に優れた特性が求められます。実際、伝送ラインのインピーダンスの精度が低く、インピーダンスのトランジション（例えば2枚の基板の間のトランジション）が滑らかでない場合には、信号の反射が生じます。反射が生じると、負荷に供給されるRF電力が減少し、ゲインが低下します。システムのゲインが低下して出力電力が小さくなると、トランスミッタの実効等方放射電力（EIRP：Effective Isotropic Radiated Power）が低下します。負荷から反射する電力の影響を受けやすい形で設計された回路では、信号の反射が大きくなると動作が不安定になる可能性があります。 

本稿では、優れた特性を備えるRF伝送ラインと、リターン・ロスの少ないコネクタのトランジションを実現する基板の設計／製造方法について説明します。それらの伝送ラインは、BFICと基板上の必要な個所との間の信号のやり取りに使われます。BFICの数多くの入出力には、それぞれに対応する伝送ラインが接続されることになります。本稿では、基本的にはBFICとフェーズド・アレイ・アプリケーションを対象とします。ただ、その内容はインピーダンスのマッチングが重要なあらゆる高周波回路の設計に適用することが可能です。本稿では、複数の設計手法を紹介しつつ、DFM（Design for Manufacturing）という重要なトピックも取り上げることにします。なお、本稿では主にmilの単位によって寸法を表します。1000milは1インチ（2.54cm）なので、mil単位の数値に0.0254をかければmilからmmへの変換を実施できます。

基板の製造に使われる伝送ラインのトポロジ

基板の製造業者は、マイクロストリップ、GCPW（Grounded Coplanar Waveguide）、ストリップラインなど、複数種のRF伝送ラインのトポロジをサポートしています。これらと同じレベルで普及しているわけではありませんが、BGCPW（Buried GCPW）というトポロジも存在します。BGCPWは、GCPWとストリップラインのハイブリッドのようなものだと言えます。マイクロストリップを採用すれば、6GHz以上の周波数に対応する基板を比較的容易に製造できます。但し、マイクロストリップを使用する場合、配線パターンによる損失が多くなることに加え、モードの抑制が難しくなります。そのため、他のトポロジほど広く利用されていません¹。実際、GCPW、BGCPW、ストリップラインの方が放射損失が少なく、モードの抑制の面でも優れています。そのため、6GHz以上の周波数を扱う回路にも適切に対応できます。また、埋込型（Buried）のトポロジでは絶縁性が高まります。その半面、製造が難しくなることに加え、伝送ラインに接続するためのビアが必要になります。通常、それらのビアとしては寄生インダクタンスを最小限にするためにブラインド・ビアが使用されます。結果として、基板のコストが高くなります。 

ここで図2をご覧ください。これはGCPW、BGCPW、ストリップラインの断面図です。また、ラインの公称インピーダンスを決定する重要なジオメトリも示してあります。ここで言う重要なジオメトリとは、線幅（W1/W2/W3）、線路のエッジから隣接するグラウンド・プレーンまでの水平距離（G1/G2/G3）、誘電体の厚さ（T1/T2）、誘電体の比誘電率（ε_R1/ε_R2）のことです。ただ、図2には伝送ラインで使われる銅の厚さや、グラウンド・ビア・フェンスが示されていません。銅の厚さについては考慮する必要がありますが、その影響は副次的です。また、グラウンド・ビア・フェンスの必要性などについてはPart 2で解説することにします。どのトポロジを選択するかは、配線パターンで生じる許容損失、周波数、ライン間に必要な絶縁、利用可能なスペース、基板材料の誘電体の厚さによって決まります。

製造上の許容誤差がラインのインピーダンスに及ぼす影響

RF伝送ラインのトポロジの品質は、製造上の許容誤差の影響を受けます。ラインのインピーダンスが正確に50Ωになるようにするためには、伝送ラインの最適なジオメトリを選択した上で、製造上の許容誤差の影響を最小限に抑えることが不可欠です。図3に示したのは、3mil幅のストリップラインのTDR（Time Domain Reflectometry：時間領域反射率）を測定した結果です。ラインのインピーダンスが50Ωになるように設計したのにもかかわらず、実測値は約60Ωになっています。リターン・ロスを20dB未満にするには、誤差を±10%以下（45Ω～55Ω）に抑えることが求められます。 

伝送ラインを設計する際に考慮しなければならない重要なジオメトリは3つあります。それは、線幅、側面グラウンドまでのギャップ（間隙）、誘電体の厚さです。多くの基板製造業者は、導電体の最小幅を3mil（銅の重さによって異なる）、許容誤差を1～2milとしています^2～4。しかし、メーカーは通常、誘電体の厚さについては標準値しか提示しません。恐らくその理由は、最終的な厚さは製造業者による基板のラミネーション工程で決まるからです。側面グラウンドまでの水平ギャップについては、グラウンド・プレーンが終わるべきところで終わっていないと、ばらつきが生じる可能性があります。また、線幅にばらつきがあると、水平ギャップの実質的な幅が異なる値になります。

マイクロストリップとストリップラインでは、水平ギャップの幅のばらつきがラインのインピーダンスに影響を与えることはないはずです。その理由としては、設計上、グラウンドまでの水平ギャップの距離が長いことが挙げられます。結果として、すべてのフィールド・ラインは、マイクロストリップの場合には下側のグラウンド・プレーンに向かい、ストリップラインの場合には上側と下側のグラウンド・プレーンに向かいます。一方、GCPWは、水平ギャップの許容誤差の影響を受けやすくなります。設計上、グラウンドまでの水平ギャップの距離が比較的短く、ほとんどのフィールド・ラインが側面のグラウンド・プレーンに向かうからです。 

続いて図4をご覧ください。これは、ストリップラインの設計において、線幅が公称値からずれるとラインのインピーダンス⁵がどのように変化するのかを示したものです。複数の線幅に対応するラインのインピーダンスをプロットしています。誘電体の厚さが公称値よりも5%厚い場合（凡例に「+5% Th」と記載）のインピーダンスの変化も示しました（ストリップラインの銅の厚さは0.7mil、ε_Rは3.1としています）。すべての直線の傾きが0で、直線ごとに切片がずれたりしていなければ、理想的な状態にあると言えます。それは、製造上のばらつきが生じないということを意味します。傾きは線幅が広いほど小さくなり、線幅が狭いほど大きくなる点に注目してください。実際には製造上のばらつきが生じるので、公称の線幅は広い方が望ましいということになります。残念ながら、誘電体が5%厚くなると、公称の線幅にかかわらずインピーダンスはほぼ同じだけ増大します。これは、目標とするラインのインピーダンスの公差を達成するには、製造業者が最終的な厚さの要件を一定の公差内で満たさなければならないということを意味します。ここで、誘電体が（薄くなるのではなく）厚くなることに着目しているのはなぜでしょうか。それは、様々な伝送ラインのトポロジを採用する多数の基板の製造ロットにおいて、ラインのインピーダンスは設計上の目標値より高くなる傾向があることが確認されているからです。そのため、経験則として、特に線幅が狭い（5mil未満）場合には、ラインのインピーダンスが目標値よりも数Ω低くなるように設計するのが望ましいということになります。但し、この方法を適用する場合、通常は基板製造業者にとって制約になるインピーダンスの制御という要件を、インピーダンスの差によっては免除する必要があるかもしれません。設計上の他の考察に基づいて細い線幅を採用しなければならない場合には、信頼できる製造業者を選定することが何よりも重要です。そうした信頼は、過去に設計を依頼したことがある製造業者に再び委託することで有機的に築くことができるでしょう。または、選択した伝送ラインのトポロジを採用した実験用の基板を製造することによって信頼を築くことも可能です。実験用の基板は、複数の異なる線幅を使用し、ラインのインピーダンスが50Ω程度になるように設計します。その後、どの線幅が50Ωに最も近かったのかを確認するための測定を実施します。

基板間を接続する - 基板に対する信号の入出力

ラインのインピーダンスを正確に実現するのは非常に重要なことです。実は、それと同じレベルで注目すべき重要な要素があります。それは、コネクタとRF伝送ラインの間で生じるRFインピーダンスの不連続性です。コネクタは、基板の間で信号をやり取りするために使用する重要なコンポーネントです。この物理的な相互接続については、以下に示す2つの選択肢が存在します。 

1. 基板のエッジに水平に取り付けるエッジ・ローンチ・コネクタ
2. 基板に垂直に取り付ける垂直ローンチ・コネクタ

どちらについても、SMA、SMP、SMPM、2.92mm、2.4mmといった標準規格に基づいたものが数多く提供されています。 

エッジ・ローンチ・コネクタと垂直ローンチ・コネクタのうちどちらを選択するかは、最終的な機器のフォーム・ファクタに大きく依存します。エッジ・ローンチ・コネクタを使用する場合、相互に接続する基板は横向きに配置されます。システムが単一の金属シャーシ／ヒート・シンク上に配置されている場合、この配置が最適である可能性があります。一方、垂直ローンチ・コネクタを使用する場合には、複数の基板をサンドイッチ状に積層することが可能です。そうすればフォーム・ファクタを更に小さくできる可能性があります。ただ、個々の基板にヒート・シンクを取り付けるのは難しいはずなので、空冷の使用が必須になるかもしれません。また、両コネクタを併用し、一方の基板にエッジ・ローンチ・コネクタ、もう一方の基板に垂直ローンチ・コネクタを使用する方法もあります。その場合、2枚の基板はスロット式に垂直に接続されることになります。

エッジ・ローンチ・コネクタと垂直ローンチ・コネクタの比較

エッジ・ローンチ・コネクタは広く使用されています。しかし、基板のエッジに取り付けることに起因するいくつかの潜在的な欠点が存在します。通常、同コネクタを使用する場合、デバイスからコネクタまでの配線パターンが垂直ローンチ・コネクタを使用する場合よりも長くなります。それにより、挿入損失、寄生容量、寄生インダクタンスが増大します。また、エッジ・ローンチ・コネクタを使用する場合には、基板上面のグラウンド・プレーン（できれば下面のグラウンド・プレーンも）が基板のエッジまで達している必要があります。ほとんどの基板製造業者は、標準的なエッジ・ミリング／ルーティングとエッチ・プルバック技術を使用する場合、コネクタの位置における基板のエッジとグラウンド・プレーンのエッジの間の距離を2milまでにすることしか保証できません（両者のエッジを揃えることはできません）。つまり、2mil（またはそれ以上）のギャップの部分にはグラウンド・リターンが存在しないので、インピーダンスの不連続性が生じます。その結果、リターン・ロスが悪化します。この不連続性は、周波数が高くなるほど顕著になります。 

基板のエッジとグラウンド・プレーンの間のギャップが大きい場合、エッジのコネクタのトランジションは図5（a）のようになります。図5（b）に示したのはこの基板のTDRのプロットです。これを見ると、コネクタの位置におけるギャップが大きいことに起因してインピーダンスの変動（スパイク状）が生じていることがわかります。ちなみに、このギャップは低い周波数では性能に影響を及ぼしません。ギャップが大きいと、基板のエッジをミリングするルータ・ビットから繊細な伝送ラインの端を遠ざけることになるので、望ましいことである可能性もあります。大きすぎるギャップの簡単な修正方法は、伝送ラインの端がグラウンド・プレーンのエッジよりも2mil手前になるように設計することです。そうすれば、ルータ・ビットから十分に遠ざけて損傷を防ぎつつ、コネクタのセンター・ピンへの滑らかなトランジションを確保することができます。この方法は、高周波／ミリ波のアプリケーションでよく使われています。

グラウンド・プレーンと基板のエッジの間のギャップを抑えるための方法はいくつかあります。1つは、基板のエッジにおけるコネクタの位置にエッジめっきを適用するというものです。この方法を正しく実践すれば、基板の垂直エッジのグラウンドに金属めっきが施され、実質的にギャップをなくすことができます。エッジめっきは、既存の上面／下面の水平グラウンド・プレーンに接続しますが、必要であれば内部グラウンド・プレーンに接続することも可能です。なお、エッジめっきを適用するのはエッジのグラウンド部分だけにとどめます。伝送ラインが存在するコネクタの位置の中央部分にめっきが及ぶことは避けなければなりません（図6）。

エッジめっきには、製造品質に起因するいくつかの欠点があります。実際、以下に列挙するような問題が生じる可能性があります。 

• 伝送ラインのめっきを除去するために、丸溝のルータ・ビットによって半円状に切削されます。基板のエッジは平面状に保つことが望ましいので、このことが問題になる可能性があります。 
• エッジめっきを行う前の一貫性のないルーティングにより、伝送ラインの長さに関するマッチングの問題が生じます（キャリブレーションされた配線パターンと同じ長さを保つことが非常に重要です）。 
• めっきが基板のエッジのグラウンド位置からはみ出し、伝送ラインの領域を浸食することがあります。最悪の場合、図7に示すように、伝送ラインの領域を含めてコネクタの位置全体がめっきで連続的に覆われてしまうかもしれません。そうすると、伝送ラインがグラウンドに短絡する可能性があります。

上に示した3つの問題のうち、最初の2つも望ましくないものであり、基板の性能を低下させます。しかし、致命的な問題だというわけではありません。それに対し、3つ目の問題は非常に重大です。その基板はそのままでは使用できないので、伝送ラインの領域のエッジめっきを除去するために機械的な手直しが必要になります。では、品質の高いエッジめっきが確実に行われるようにするにはどうすればよいのでしょうか。実施可能な方法は1つだけです。それは、基板の製造業者に対し、エッジめっきに関する要件を満たすことを義務づけることです。要件の厳しさによっては、製造業者は基板のロットを製造し直さなければならなくなります。製造し直さない場合、そのロットは破棄される可能性があります。

次に紹介するのは、レーザ・エッジ・ルーティングです。この方法では、レーザによって基板をパネルから切断します。この方法は、基板のエッジ全体にわたって適用することが可能です。ただ、この方法を使う必要があるのはコネクタの位置だけです。基板のエッジのそれ以外の部分には、機械的なルーティングを適用して構いません。また、すべての基板製造業者がレーザ・エッジ・ルーティングに対応しているわけではないはずです。この手法に対応しているベンダーであっても、一般的にはギャップを1milにすることまでしか保証していません。しかも、ギャップを1milにできるのは基板が比較的薄い場合に限られます。基板の厚さを14milまでに制限している製造業者もいれば、最大40milの厚さの基板に対してこの精度を保証できる製造業者も存在します。ただ、一般的には40milの基板でも比較的薄いものだと言えます。特に、基板が薄く大きい場合には反りが生じてしまう可能性があります。また、レイヤ数が多い基板の場合、40milというのは一般的に十分な厚さだとは言えません。 

エッジめっきやレーザ・エッジ・ルーティングを導入すると、コスト、複雑さ、製造時間が増大する可能性があります。最終的な機器のフォーム・ファクタにおいて、基板を（横方向に接続するのではなく）積層することが可能であるなら、垂直ローンチ・コネクタによる相互接続が現実的な選択肢になります。

垂直ローンチ・コネクタによる相互接続

垂直ローンチ・コネクタは、基板のエッジに取り付ける必要がありません。そのため、上述したエッジ・ルーティングの問題を回避できます。例えば、1つのデバイスが配置されたシンプルな基板上では、テストの対象となるそのデバイスの近くにコネクタを配置することが可能です。そのため、挿入損失を最小限に抑えられます。 

また、基板へのトランジションではRFのマッチングが実現されているので、インピーダンスの不連続性を最小化することができます。SV Microwaveなどのコネクタ・ベンダーは、与えられた伝送ラインの設計と積層構造に対応するカスタムのフットプリントを作成してくれます。図8に、ストリップラインを使用する回路に接続する垂直ローンチ・コネクタのフットプリントの例を示しました。ご覧のように、基板の4つのレイヤがビア・フェンスと共に示されています。図8（c）のレイヤ3（L3）上には直径が30milのボイド（空洞）が設けられています。これはこのコネクタのマッチングに利用します。 

垂直ローンチ・コネクタには1つ欠点があります。それは、コネクタと基板のフットプリントの間で適切なアライメントを実現するのが難しい可能性があるというものです。コネクタの円形のセンター・ピンを基板上の円形パッドに接続した結果、両者の中心が揃うというのが理想的な状態です。しかし、2次元のグラウンド・プレーン上に配置されたコネクタを上から見ると、前後左右に動かすことが可能で、センター・ピンと基板のパッドの中心が揃わない可能性があることがわかります。最上層の伝送ライン用のコネクタを見ると、前面にマウス・ホールが存在します。これは、特に左右の動きに対するアライメントに便利です（このようなマウス・ホール・コネクタは、ストリップラインにおいても利用されています）。コネクタの余分な動きを最小限に抑えるためには、取付穴のサイズの許容誤差を小さく設定する必要があります。コネクタ・ベンダーのRosenbergerは、正確なアライメントが必要な場合（扱う周波数が35GHzよりも高い場合など）を対象とし、基板に対して45°の角度で取り付けられて（垂直コネクタの場合は90°）、垂直コネクタよりもはるかに簡単に手作業でアライメントできるコネクタを提供しています。但し、このような45°ローンチのコネクタは、垂直ローンチ・コネクタやエッジ・ローンチ・コネクタよりも高価です。また、基板上ではるかに大きい実装面積を確保する必要があります。

まとめ

BFICをはじめ、高周波に対応するマルチチャンネルのRF ICが登場したことにより、基板の設計は更に難しくなっています。そうした難易度の高い設計に取り組む際、基板の設計者はRF信号向けに非常に細い配線パターンを使用することは避け、目標値である50Ωより少し低い特性インピーダンスが得られるように設計を実施します。そのようにあらかじめ配慮された設計を行うことにより、製造上の潜在的な問題を回避するということです。基板間の相互接続部の設計を行う場合、恐らくは最終的な機器のフォーム・ファクタに基づいてトップ・ローンチまたはエッジ・ローンチの相互接続を選択することになるでしょう。そして、トップ・ローンチの相互接続を選択した方が、基板のエッジで直面する可能性がある製造上の限界の影響を受けにくくなります。 

Part 2では、高周波に対応するBFICの性能に伝送ラインの絶縁が与え得る影響、伝送ラインのトポロジによる絶縁方法の違い、特定のアプリケーションとBFICのジオメトリに対して最適な伝送ラインを選択する方法について説明します。

参考資料

¹John Coonrod「Comparing Microstrip and Grounded Coplanar Waveguides（マイクロストリップとGCPWの比較）」Rogers Corporation

²「PCB Tolerances in Fabrication（プリント回路基板の製造に伴う許容誤差）」MADPCB

³「Tolerances（許容誤差）」Advanced PCB

⁴「Tolerances（許容誤差）」Imagineering, Inc.

⁵「Stripline（ストリップライン）」Microwaves101

著者について

Joel Dobler

Joel Doblerは、アナログ・デバイセズのプリンシパル・プロダクト・アプリケーション・エンジニアです。航空宇宙／防衛グループに所属しています。主にビームフォーマ製品に注力する一方で、ベクトル変調器とプログラマブル・ローパス・フィルタも担当。2006年に入社して以来、ログ・RMSディテクタ、デジタル方式／アナログ方式の可変ゲイン・アンプ、ミキサー、I/Q復調器を含む様々なRF製品に携わってきました。2005年にワシントン州立大学で電気工...