ADCLK925S

新規設計に推奨

SiGe ECLクロック / データ・バッファ、超高速、航空宇宙用

利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.J)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。

Viewing:

製品情報

  • 伝搬遅延:240ps
  • トグル・レート:7GHz
  • 出力立上り / 立下り時間:60ps(typ)
  • ランダム・ジッタ(RJ):60fs
  • 両入力ピンにオンチップ終端抵抗
  • 拡張工業温度範囲:-55℃~+125℃
  • 3.3V電源(VCC-VEE)

ADCLK925S(1入力、2出力)は、超高速クロック / データ・バッファで、アナログ・デバイセズの独自のXFCB3シリコン・ゲルマニューム(SiGe)バイポーラ・プロセスで製造されています。

ADCLK925Sは、フルスイング・エッミタ・カップル・ロジック(ECL)出力ドライバを特長としています。PECL(正のECL)動作には、バイアスVCCを正側電源に、VEEをグラウンドにバイアスしてください。NECL動作(負のECL)には、バイアスVCCをグラウンドに、VEEを負側電源にバイアスしてください。

バッファは240ps伝搬遅延、7GHzトグル・レート、10Gbpsデータレート、60fsランダム・ジッタ(RJ)の特長があります。

両入力にはセンタータップされた100Ω終端抵抗が内蔵されています。VREFピンはAC結合入力のバイアスに使用できます。

ECL出力段は、トータル差動出力振幅が1.6Vになるように、両端子ともVCC-2Vに終端されている50Ωに対し直接800mV駆動できるように設計されております。

ADCLK925Sは16ピン・セラミック・フラット・パック・パッケージを採用しています。

ADCLK925S
SiGe ECLクロック / データ・バッファ、超高速、航空宇宙用
ADCLK925 Functional Block Diagram
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

データシート

これは最新改訂バージョンのデータシートです。

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存/新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

最新のディスカッション

ADCLK925Sに関するディスカッションはまだありません。意見を投稿しますか?

EngineerZone®でディスカッションを始める

最近表示した製品