ADAU1861
新規設計に推奨3 ADC、1 DACの低消費電力コーデック、オーディオDSP付き
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$8.76
製品の詳細
- プログラマブルなFastDSPオーディオ処理エンジン
- 最大768kHzのサンプル・レート
- バイクワッド・フィルタ、リミッタ、ボリューム制御、ミキシング
- Tensilica HiFi 3z DSPコア
- サイクルあたりのQuad MAC:24 × 24ビット乗算器および64ビット・アキュムレータ
- 柔軟な電力動作モード:24.576MHz、49.152MHz、73.728MHz、および98.304MHz
- 合計メモリ容量:336kB
- JTAGデバッグおよびトレース
- 低遅延の24ビットADCおよびDAC
- 106dBのS/N比(ADCを通した信号にA加重フィルタを適用した場合)
- 110dBの合計S/N比(DACおよびヘッドフォンを通した信号にA加重フィルタを適用した場合)
- 最大24段のイコライザ用のプログラマブルな倍精度MACエンジン
- シリアルポートのサンプル・レート:8kHz~768kHz
- 5μsの群遅延(fS = 768kHz)、アナログ入力からアナログ出力までFastDSPバイパスを適用した場合(ゼロ命令)
- 3つの差動アナログ入力またはシングルエンド・アナログ入力、マイクロフォン入力またはライン入力として設定可能
- 8つのデジタル・マイクロフォン入力
- アナログ差動オーディオ出力:ライン出力またはヘッドフォン・ドライバとして設定可能
- PDM出力チャンネル x 2
- PLLは30kHz~36MHzの任意の入力クロック・レートに対応
- 4チャンネル、非同期サンプル・レート・コンバータ(ASRC)
- I2S、左詰め、右詰め、最大TDM16(ターボ・モードでTDM12)をサポートする16チャンネル・シリアル・オーディオ・ポート2基
- 柔軟なルーティングが可能な8つのインターポレータと8つのデシメータ
- 電源
- アナログAVDD:1.8V(代表値)
- デジタルI/O IOVDD:1.1~1.98V
- デジタルDVDD:0.85V~1.21V
- ヘッドフォンHPVDD_L:1.2V~AVDD
- 制御/通信インターフェース
- I2C、SPI、またはUART制御ポート
- メイン・クワッドSPI(QSPI)
- UART通信ポート
- QSPIフラッシュからのセルフブート
- 柔軟なGPIOおよびIRQ
- 64ピン・リード・フレーム・チップ・スケール・パッケージ[LFCSP]、9mm × 9mm、0.85mmパッケージ高
ADAU1861は、2つのデジタル・シグナル・プロセッサ(DSP)が搭載された3入力、1出力のコーデックです。アナログ入力からDSPコアを経由してアナログ出力に至る経路は、低遅延になるように最適化されています。
アプリケーション
- 車載オーディオ・システム
- デジタル・オーディオ・エフェクト・プロセッサ
ドキュメント
データシート 1
ユーザ・ガイド 2
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
ADAU1861BCSZ-RL | 64-lead LFCSP-CS (Side Solderable) (9 mm x 9 mm x 0,75 mm) | ||
ADAU1861WBCSZ-RL | 64-lead LFCSP-CS (Side Solderable) (9 mm x 9 mm x 0,75 mm) |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
Lark SDK Setup
Lark SDK is embedded firmware package, including driver for all hardware modules of ADAU1860 and ADAU1850. It is delivered in source code format and also featured by log support, friendly high level APIs, etc.
Lark Studio
Lark Studio is a standalone Windows Graphical User Interface (GUI) tool for programing and tuning software on the Lark/Lark-Lite/SSM6515. Lark Studio includes intuitively reading/writing control registers, and providing a drag and drop interface for user to design FastDSP schematic, which can be downloaded to the target directly. It also supports safe loading, generating C source files, calculating tables of filter coefficients and visualizing filter magnitude & phase response. It also supports EQ configuration, along with calculating tables of filter coefficients and visualizing filter magnitude & phase response, generating C source files, and download to the target.