AD9866

新規設計には非推奨

12ビット・ブロードバンド・モデム、ミックスド・シグナル・フロント・エンド（MxFE®）

データシート (Rev. C) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • ブロードバンド・モデム用低価格3.3VCMOSのMxFETM製品
  • 12ビットDAC
    2×/4×インターポーレション・フィルタ、
    200MSPSのDACアップデート・レート
  • 19.5dBのゲイン制御を持った23dBmのライン・ドライバを内蔵
  • 80MSPSの12ビットA/Dコンバータ
  • －12dB～＋48dB範囲の低ノイズRxPGA（2.5nV/√Hz未満）
  • 3次のプログラマブル・ローパス・フィルタ
  • 柔軟なデジタル・データ・パス・インターフェース
    半二重と全二重動作、
    AD9975／AD9876と後方互換
  • 柔軟なパワーダウン／リダクション・モード
  • 内部クロック逓倍器（PLL）
  • 2つの補助用クロック出力（プログラマブル）
  • 64ピンチップ・スケール・パッケージ又はベア・チップで供給

AD9866は、ミックスド・シグナル・フロント・エンド（MxFE®）で、最大80MSPSまでのデータレートのTx経路およびRx経路を必要とするトランシーバ・アプリケーション向けのICです。柔軟なデジタル・インターフェース、省電力モードおよび高いTx～Rxのアイソレーションのため、この製品は半二重と全二重アプリケーションに対して最適となっています。デジタル・インターフェースは極めて柔軟で、デジタル・バック・エンドと簡単にインターフェースすることができ、半二重または全二重のデータ伝送をサポートし、時にはAD9866をデスクリートのADCとDACソリューションと置き換えることができます。パワーセービング・モードでは、個別に機能ブロックの消費電力を削減すること、または半二重アプリケーションにおいて使われていないブロックをパワーダウンさせることができます。シリアル・ポート・インターフェース（SPI）は、種々の機能ブロックのソフトウェア・プログラミングをサポートします。オンチップのPLLクロック逓倍器とシンセサイザは、必要とする全ての内部クロックを提供し、同時にシングル・クリスタルまたはクロック源からの2つの外部クロックも提供します。 

Tx（送信）信号経路は、2×/4×のローパス・インターポーレーション・フィルタ、12ビットのTxDAC®（伝送用DAC）およびライン・ドランバで構成されています。送信パスの信号帯域幅は、80MSPSの入力データレート時で34MHzと広くなっています。TxDACは、差動の電流出力を提供し、外部負荷または、内部の低歪み電流アンプと、直接操作することができます。電流アンプ（IAMP）は、23dBmのピーク信号パワーを超える出力能力を持つ、電流または電圧モードのライン・ドライバ（2つの外付けNPNトランジスタを使って）として構成することができます。Txパワーは、0.5dBステップで19.5dB範囲にわたって、デジタル的に制御することができます。 

受信経路は、プログラマブル・アンプ（RxPGA）、チューナブル・ローパス・フィルタ（LPF）および12ビットのADCで構成されています。低ノイズのRxPGAは、1dBステップで、－12dB～＋48dBのプログラマブル・ゲイン範囲を持っています。この入力換算ノイズは、30dB以上のゲインで、3.3nV/√Hz未満です。受信パスLPFのカットオフ周波数は、15MHz～35MHzに設定することができ、あるいは単純にバイパスすることもできます。12ビットのADCは、5MSPS～80MSPSにわたって、優れたダイアナミック性能を達成します。RxPGAとADCの両者は、消費電力の調整機能を提供しますので、パワー対性能での最適化が計れます。AD9866は、数多くのブロードバンド・モデムに対して、高集積化されたソリューションを提供します。この製品は、省スペースパッケージである、64ピン・チップ・スケール・パッケージを採用し、－40℃～＋85℃の商用温度範囲にわたって仕様規定されています。 

アプリケーション

  • 電力線ネットワーキング
  • VDSLとHPNA
  • 有線通信関連
AD9866
12ビット・ブロードバンド・モデム、ミックスド・シグナル・フロント・エンド（MxFE®）
AD9866-fbl AD9866 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

アプリケーション・ノート 2

技術記事 1

よく聞かれる質問 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

最新のディスカッション

40 週前
about the Data width of ADC and DAC
2 年前
AD9866 /AD9865
5 年前
AD9866 Evaluation Board Resources
EngineerZone®で関連するディスカッションを見る

最近表示した製品