AD807

AD807は、データの量子化、信号レベルの検出、クロック・リカバリ、155Mbps NRZデータのリタイミングを行うレシーバ機能を提供します。PINダイオード／プリアンプとともに、高集積、低価格、低消費電力のSONET OC-3またはSDH STM-1光ファイバ・レシーバに使用できます。

入力信号レベルが閾値（ユーザが調整可能）を下回ると、レシーバのフロントエンド信号レベル検出回路が知らせます。閾値は、1個の外部抵抗で設定します。信号レベル検出回路の3dBの光ヒステリシスにより、信号レベル検出出力のチャターを防止できます。

PLLは、工場でトリムされたVCO中央周波数と周波数取得制御ループを備えているため、誤ったロックを行うことなく周波数を取得できます。この場合、水晶発振器またはSAWフィルタなどの周波数取得のための外部コンポーネントは不要になります。

AD807は、外部コントロールなしで機能する2つの制御ループを使って、入力データの周波数とフェーズ・ロックを取得できます。周波数取得制御ループは、最初に入力データの周波数を取得し、ランダム・データまたはスクランブルされたデータの周波数ロックを取得します（この場合、プリアンブルは不要）。周波数ロック時は、周波数エラーがゼロとなり、周波数検出器がさらに影響を及ぼすことはありません。次に、フェーズ取得制御ループにより、出力位相が入力位相をトラッキングします。特許取得済みの位相検出器により、AD807のパターン・ジッタはほとんどゼロになります。

デバイスのVCOは、リング発振器構成と特許取得済みのローノイズ設計技法を使用しています。ジッタは2.0° rmsです。この低ジッタは、完全差動信号構成、電源除去比回路、それに外部信号からICを保護する絶縁分離プロセスの使用によって実現しました。デバイスは、ジッタ性能を維持したまま数百ミリボルトの電源ノイズに耐えることができます。

PLLのジッタ・ピークとアクイジション・タイムを設定するには、ループ・ダンピングを決めるダンピング係数コンデンサを選択する必要があります。CCITT G.958 Type Aジッタ転送要件は、5以上の値のダンピング係数で簡単に満たすことができます。

デバイスの設計により、入力データ遷移が存在しない場合、クロック出力周波数のドリフトが20％未満になることが保証されています。ダンピング係数コンデンサCDを短絡させると、クロック出力周波数はVCOの中央周波数になります。

AD807は、消費電力が170mWで、＋5Vまたは－5.2Vの単電源で動作します。