AD7725

製造中止

16-Bit Sigma Delta ADC with a Programmable Post Processor

データシート (Rev. A)
製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • Programmable Filtering
    - Any Characteristic up to 108 Tap FIR and/or IIR
  • Polynomial Signal Conditioning up to 8th Order
  • Flexible Programming Modes
    - Boot from DSP or External EPROM
    - Parallel/Serial Interface
  • Internal Default Filter for Evaluation
  • Programmable Decimation and Output Word Rate
  • 14.4 MHz Max Master Clock Frequency
  • 0 V to +4 V (Single-Ended) or ±2 V (Differential) Input Range
  • Power Supplies: AVDD, DVDD: 5 V ± 5%
  • On-Chip 2.5 V Voltage Reference
  • 44-Lead MQFP Package

The AD7725 is a complete 16-bit, sigma-delta analog to digital converter with on chip user-programmable signal conditioning. The output of the modulator is processed by three cascaded finite impulse response (FIR) filters, followed by a user-programmable post processor. The user has complete control over the filter response, the filter coefficients and the decimation ratio.

The AD7725 is specified for input bandwidths up to 300 kHz and an output word rate of 600 kHz maximum. The input sample rate is set either by the crystal oscillator or an external clock, , which has a specified value of 9.6MHz and a maximum value of 14.4MHz. The CLKIN frequency directly determines the maximum input bandwidth of the device with the relationship being BW (max) = CLKIN/32. The conversion data is available via a serial or parallel interface.

To program the Post Processor, either the on-chip, default filter or a user-defined filter in the form of a configuration file can be loaded into the device. The user-defined filter can be loaded from a DSP or an external EPROM with a serial interface or from a DSP with a parallel interface.

The user-defined filter configuration file can be generated using a digital filter design package called 'Filter Wizard'. This package allows the user to design different filter types and generates the appropriate configuration file to be loaded to the device.

AD7725
16-Bit Sigma Delta ADC with a Programmable Post Processor
AD7725
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

アプリケーション・ノート 7

技術記事 2

よく聞かれる質問 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア／ドライバが見つかりませんか？

ドライバ／ソフトウェアをリクエスト

ツールおよびシミュレーション

ΣΔ ADCのチュートリアル

インタラクティブな図解で、理想的なシグマ・デルタA/Dコンバータの挙動を示します。

ツールを開く

最新のディスカッション

2 年前
Interceptors request
2 年前
AD7725  ADC - OBSERVED DISTORTION IN BIPOLAR CONFIGURATION
2 年前
Problem in AD7725 operation at input Frequency between 9.12MHz to 9.3MHz-Need Immediate Support
EngineerZone®で関連するディスカッションを見る

最近表示した製品