AD6653

製造中止

IF Diversity Receiver

データシート (Rev. 0) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • SNR = 70.8 dBc (71.8 dBFS) in a 32.7 MHz BW at 70 MHz @ 150 MSPS
  • SFDR = 83 dBc to 70 MHz @ 150 MSPS
  • 1.8 V analog supply operation
  • Sample rates up to 150 MSPS
  • IF sampling frequencies to 450 MHz
  • Internal ADC voltage reference
  • Integrated ADC sample-and-hold inputs
  • Flexible analog input range: 1 V p-p to 2 V p-p
  • ADC clock duty cycle stabilizer
  • 95 dB channel isolation/crosstalk
  • 1.8 V to 3.3 V CMOS output supply or 1.8 V LVDS output supply
  • Integer 1-to-8 input clock divider
  • Integrated wideband digital downconverter (DDC)
    - 32-bit, complex, numerically controlled oscillator (NCO)
    - Decimating half-band filter and FIR filter
    - Supports real and complex output modes
    - Fast attack/threshold detect bits
  • Composite signal monitor
  • Energy-saving power-down modes

The AD6653 is a mixed-signal intermediate frequency (IF) receiver consisting of dual, 12-bit, 125 MSPS/150 MSPS ADCs and a wide-band digital downconverter (DDC). The AD6653 is designed to support communications applications where low cost, small size and versatility are desired.

The dual ADC core features a multistage, differential pipelined architecture with integrated output error correction logic. Each ADC features wide bandwidth differential sample-and-hold analog input amplifiers supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations. A duty cycle stabilizer is provided to compensate for variations in the ADC clock duty cycle, allowing the converters to maintain excellent performance.

ADC data outputs are internally connected directly to the digital downconverter (DDC) of the receiver, simplifying layout and reducing interconnection parasitics. The digital receiver has two channels and provides processing flexibility. Each receive channel has four cascaded signal processing stages: a 32-bit frequency translator (numerically controlled oscillator (NCO)), a decimating half-band filter, a fixed FIR filter, and an fADC/8 fixed-frequency NCO.

In addition to the receiver, DDC, the AD6653 has several functions that simplify the automatic gain control (AGC) function in the system receiver. The fast detect feature allows fast overrange detection by outputting four bits of input level information with short latency.

In addition, the programmable threshold detector allows monitoring of the incoming signal power using the four fast detect bits of the ADC with low latency. If the input signal level exceeds the programmable threshold, the coarse upper threshold indicator goes high. Because this threshold indicator has low latency, the user can quickly turn down the system gain to avoid an overrange condition.

The second AGC-related function is the signal monitor. This block allows the user to monitor the composite magnitude of the incoming signal, which aids in setting the gain to optimize the dynamic range of the overall system.

Programming for setup and control is accomplished using a 3-bit SPI-compatible serial interface.

The AD6653 is available in a 64-lead LFCSP and is specified over the industrial temperature range of −40°C to +85°C.

Product Highlight

  1. Integrated dual, 12-bit, 125 MSPS/150 MSPS ADC.
  2. Integrated wideband decimation filter and 32-bit complex NCO.
  3. Fast overrange detect and signal monitor with serial output.
  4. Proprietary differential input maintains excellent SNR performance for input frequencies up to 450 MHz.
  5. Flexible output modes, including independent CMOS, interleaved CMOS, IQ mode CMOS, and interleaved LVDS.
  6. SYNC input allows synchronization of multiple devices.
  7. 3-bit SPI port for register programming and register readback.

Applications

  • Communications
  • Diversity radio systems
  • Multimode digital receivers (3G)
    • TD-SCDMA, WiMax, WCDMA, CDMA2000, GSM, EDGE, LTE
  • I/Q demodulation systems
  • Smart antenna systems
  • General-purpose software radios
  • Broadband data applications

    • Data Sheet, Rev. 0, 11/07

    AD6653
    IF Diversity Receiver
    AD6653-fbl 563074150AD6653-pc
    myAnalogに追加

    myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

    新規プロジェクトを作成
    質問する
    サポート

    アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

    ドキュメント

    データシート 1

    アプリケーション・ノート 9

    技術記事 1

    評価用設計ファイル 2

    さらに詳しく
    myAnalogに追加

    myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

    新規プロジェクトを作成

    ソフトウェア・リソース

    必要なソフトウェア／ドライバが見つかりませんか？

    ドライバ／ソフトウェアをリクエスト

    ツールおよびシミュレーション

    Sパラメータ 1

    AD6653 IBIS Models 2

    最新のディスカッション

    AD6653に関するディスカッションはまだありません。意見を投稿しますか？

    EngineerZone®でディスカッションを始める

    最近表示した製品